铁电体，不只是存储器！

随着芯片制造商寻找维持驱动电流的新方法，铁电体(Ferroelectric)重新获得关注。

铁电材料可以提供非易失性存储器，在DRAM和flash之间填补重要的功能空缺。事实上，用于存储器的铁电体和用于晶体管的2D通道是最近IEEE电子设备会议的两个亮点。

铁电体很有趣，因为它们有一个内置的电子偶极子。偶极子产生了一个残极，不是P+就是P-。应用强电场Ec改变极化方向，在电场被移除后，状态仍然存在(见图1)。铁电存储器依靠这种效应实现非易失性数据存储。

铁电晶体管要复杂一些。他们从铁电层(FE)与传统电介质(DE)串联组装栅极电容器。切换FE的极化降低其电荷，导致栅极附近DE的电荷相应增加。相对于传统的MOSFET，这种所谓的“负电容”效应导致电流相对于栅极电压更快地增加，减少晶体管的亚阈值摆动。

亚阈值摆动(SS)是衡量晶体管开关从开到关的陡度指标。随着晶体管的尺寸缩小，维持Ion和Ioff之间的适当比例变得更加困难。更尖锐的开/关过渡可以降低漏电流，但是传统器件中的SS受到约60mV/decade的玻尔兹曼极限约束。

FeFET被认为是这个问题的潜在解决方案。相对于更激进的器件结构，如tunneling FETs，铁电晶体管非常类似于传统的MOSFET。从2011年氧化铪锆(HZO)电容器中铁电行为的演示可以看出，铁电材料与现有工艺是兼容的。

什么是负电容?

负电容背后的器件物理特性目前还没完全搞清楚。自从负电容效应首次被提出以来，研究人员一直在争论它的确切性质。这仅仅是一个短暂的开关效应，还是潜在稳定的第三偏振态的证据?

负电容是一种潜在稳定状态的论点基于朗道对相变附近行为的分析，如图2所示。在稳定的P+和P-状态之间，这个论点认为，有一个“中性”配置，可以通过与传统电介质的相互作用来维持。控制晶体管中的负电容效应需要FE和DE层之间的精确匹配。

根据imec铁电体项目主管Jan Van Houdt的说法，这种分析的问题在于P+和P-态之间的转变对应于铁电单元中离子的物理运动。化学键断裂并重新形成，两者之间没有稳定的中间状态。此外，图2是从平衡条件下的稳态行为的Landau-Devonshire模型推导出来的。用平衡模型来描述开关行为本身就是有问题的。

相反，关于开关动力学的讨论需要考虑作用在材料上的力。在没有外场的情况下，每个铁电单元都是一个电子偶极子，周围环绕着其他偶极子。在单晶中，最低能态是所有偶极子都朝同一方向排列。在HZO沉积在HfO2或硅上，更可能的结果是多晶材料，具有晶界和一些随机的晶体取向。一个颗粒的P+方向可能与相邻颗粒的P+方向不对齐。根据沉积条件的不同，甚至可能存在根本不具有铁电性的晶体。材料的净极化是P+域和P-域的和。

当施加电场时，偶极子开始与电场对齐。单个偶极子的开关是非常快的——已知的最快的电子开关机制之一——但在一个多晶、随机取向的薄膜中，并不能实现同时开关。将净极化从P+移到P-或反之，需要一个有限的时间周期。

优化亚阈值摆动

开关时，极化的变化导致材料净电容的变化，保持恒定电压需要从外部源流入电荷。北京大学的王慧敏及其同事解释说，当极化变化率大于电容变化率时，就会发生负电容行为。他们在独立的FE电容器中观察到这种效应，表明DE层的存在并不是这种效应的基础。然而，当铁电体与传统电介质串联时，两者之间的相互作用将决定器件的整体静电性能。

即使没有持久的负电容状态，也有可能出现负微分电容。根据栅极电压的扫描速率，净电容可能急剧增加，然后随着栅极电压“赶上”并达到Vth而下降。如图3所示，部分曲线的电容变化为负。然而，实际的器件面临着亚阈值摆动和磁滞的冲突。正如北京大学的研究小组解释的那样，更陡的SS需要更快速的极化变化。磁滞为铁电(VFE)正反向开关的电压差，加快极化变化会增加VFE，反之亦然。也就是说，不可能同时优化磁滞和亚阈值摆动。

因此，铁电行为是否与商业器件相关仍然是一个悬而未决的问题。

总结

对于内存来说，快速、持久的切换使FeRAM成为闪存和DRAM之间的重要利基。不过，对于晶体管来说，答案就不那么明确了。后续我们将讨论铁电体在先进通道器件中可能发挥的作用。