本文是有关ISE跟Moldelsim联合仿真的，大家在做联合仿真的时候，必须将两个软件同时启动才可以，这样不仅不方便，效率还非常低，每次更新一个文件，都需要从头开始把所有代码都编译一遍。同时，如果把这个联合仿真工程拷贝给别的同学，那么新环境下两个软件的版本也最好跟原版本的版本号一致才行。鉴于以上的诸多不便，最近研究了一下，找到了一种较为合适的方法，可以把联合仿真很方便的转换为用ModelSim的单独仿真。就可以有效的避免上述问题。
在把FPGA设计转化为ASIC设计的过程中，有一个非常重要的步骤必不可少，那就是替换掉原FPGA工具自动生成的IP核，在替换的过程中，需要做的一个非常重要的步骤就是需要用仿真工具单独对设计进行仿真，因为原来的仿真可能是用FPGA工具的联合仿真。本文就介绍一种ISE联合仿真转换为Moldelsim单独仿真的方法，欢迎探讨。以下是详细操作步骤。在ISE工程里面某个位置建立新文件夹，我的文件夹名为tb_new。找到仿真顶层的tb文件，cut_through_top_tb。在ise的工程目录下，注意是工程目录下，找到跟顶层cut_through_top_tb相关的以下三个文件，拷贝只新建的modelsim仿真工程目录下。在ISE工程文件夹中找到所需的文件，并复制到tb_new中，所需的文件见下图所示。
2、将cut_through_top_tb.fdo中的路径修改为绝对路径或者是相对tb_new目录下的modelsim工程的相对路径。后续的查看波形的命令，我选择注释掉。这样子可以很方便的自主操作。3、启动modelsim,新建工程，在Project_location选步骤1新建的文件夹tb_new5、在命令行里输入do cut_through_top_tb.fdo,运行，即可看到编译等过程。1、用ISE调用modelsim仿真可能出现这个问题：打开ISE工程，右击SimulateBehavioral Model找到Compliled Library Directory将路径改为ISE的库文件所在目录，然后就可以仿真了。2、如果出现下图的问题，则把modelsim安装路径里的modelsim.ini拷贝到工程目录下就能解决。3、如果仿真时点击run等没反应，则打开tb_top.fdo文件（本文档的仿真工程为tb_top），把208行的路径修改之后就能运行了。https://cloud.tencent.com/developer/article/1137595https://blog.csdn.net/u013098336/article/details/80809586https://blog.csdn.net/USB_ABC/article/details/69897590https://blog.csdn.net/ningan1987/article/details/4657410http://www.voidcn.com/article/p-efujwurl-ds.html上面的过程虽能够实现单独仿真，但仍然存在一些问题，比如在project界面下不能看到工程里的每个文件等，后续我们会进一步改进，以及会陆续给出vivado环境下如何用modelsim进行单独仿真的方法。【免费】FPGA工程师招聘平台
FPGA芯片行业科普
SANXIN-B01开发板verilog教程V3电子版
求职面试 | FPGA或IC面试题最新汇总篇
FPGA零基础学习：图像显示系统设计
项目合作 | 承接FPGA项目公告
FPGA时序分析及约束专题课，Quartus、ISE、Vivado全涉及，线上可随时报名参加！
FPGA图像处理专题课，Quartus、ISE、Vivado全涉及，线上可随时报名参加
FPGA就业班，2023.02.08开班，课程内容丰富，系统性学习FPGA，高薪就业，线上线下同步！
FPGA技术江湖广发江湖帖
无广告纯净模式，给技术交流一片净土，从初学小白到行业精英业界大佬等，从军工领域到民用企业等，从通信、图像处理到人工智能等各个方向应有尽有，QQ微信双选，FPGA技术江湖打造最纯净最专业的技术交流学习平台。
FPGA技术江湖微信交流群
加群主微信，备注姓名+公司/学校+岗位/专业进群
FPGA技术江湖QQ交流群
备注姓名+公司/学校+岗位/专业进群
