由于 5G 和物联网 (IoT) 的互联设备及相关高带宽要求预计将大幅度攀升，所以数据中心运营商需要迁移到带宽更高的网络，其中的带宽要超过当前通常使用的100 GB 以太网 (100GE)。
迁移到下一代 400GE 网络要求更快速的内存和更高速的串行总线通信。除了把以太网接口升级到400GE，服务器还需要采用速度更高的串行扩展总线接口和内存。PCIe(PCI Express) 扩展总线现在正迁移到最新标准化的 PCIe 5.0，也称为 PCIe Gen 5。与此同时，DDR (双倍数据速率)内存也正从DDR 4.0迁移到 DDR ≈ 5.0。
PCIe 标准的发展
PCIe 双工链路通信
最初的并行 PCI 总线 ( 外设器件互连总线 ) 于 1992年问世，旨在扩展个人电脑的功能，允许添加显卡和网卡及许多其他外设。PCIe 是一种高速串行总线，旨在代替 PCI 及其他现有的传统接口，如 PCI-X (PCIeXtended) 和 AGP ( 加速图形端口 )。PCIe 不仅吞吐量高，而且体积小，链路宽度可以在 ×1 路、×2 路、×4 路、×8 路、×16 路间扩充。PCIe 基于根复数 ( 系统 / 主机 ) 与端点 ( 插件 ) 之间的点到点总线拓扑，支持基于包的全双工通信。PCIe 1.0 标准在 2003 年问世，提供了 2.5 G 传送 / 秒 (2.5 GT/s) 的速率。PCIe目前提供 2.5 GT/s ~ 32 GT/s 的速率。
PCIe 5.0 把 PCIe 4.0 传送速率翻了一番，从 16 GT/s提高到 32 GT/s，但没有提供任何新增功能，因为当时的目标是在最短的时间内提供额外的速度。
PCIe 规范时间线
目前发布的所有PCIe标准都采用非归零(NRZ)信令。但是，PCI-SIG 目前正在开发 PCIe Gen 6 规范，将再次把传送速率翻一番，达到 64 GT/s，将从 NRZ 信令迁移出去。而 Gen 6 第六代规范将采用 PAM-4 (4电平脉冲幅度调制)信令，以及低时延FEC (前向纠错)技术来改善数据完整性。
所有 PCIe 标准都必须向下兼容，也就是说，PCIe 5.0(32 GT/s 最大数据速率 ) 还必须支持 2.5 GT/s、5 GT/s、8GT/s、16 GT/s 及 32 GT/s。
PCIe 通路和链路速度
PCI-SIG 概述
PCI-SIG ( 外设组件互连特殊利益集团 ) 成立于 1992年，是一家标准机构，拥有 900 多家会员企业，会员遍布整个行业，对 PCI 技术感兴趣的任何企业都可以成为会员。PCI-SIG 是非专有 PCI 技术标准和相关规范的开发者，包括 PCIe，其现在已经成为服务器事实上的标准。PCI-SIG 规定了 PCI 规范，以支持要求的I/O 功能，同时向下兼容以前的规范。为了能够在整个行业内采用 PCI 技术，PCI-SIG 同时支持互操作能力和一致性测试，包括实现合规必需执行及通过的测试。
PCIe 一致性测试
PCI-SIG 一致性测试讲习会主持互操作能力测试，允许成员针对其他会员的产品测试自己的产品。讲习会还主持一致性测试，允许针对 PCI-SIG 规定的测试套件执行产品测试。在这两种情况下，参加测试的产品要么通过测试，要么未通过测试。为了实现正式合规，产品必须通过至少 80% 的互操作能力测试，并通过所有标准性的 ( 要求的 ) 一致性测试。泰克拥有针对所有数据速率 (Tx、Rx 和 PLL 带宽 ) 的 PCI-SIG 批准的测试套件。
泰克 PCIe Gen 5 Tx 一致性测试解决方案
PCIe 5.0 面临的特定挑战
PCIe 4.0 的最大数据速率是 16 GT/s，是 PCIe 上一代的速度加强规范，经验证实现起来要比以前的标准更难。在 PCIe 5.0 中，计算机 PCIe 通道和主板都面临着明显的挑战，因为要处理 32 GT/s 数据速率。除了在较低数据速率遇到的挑战外，PCIe 5.0 设备预计还会遇到明显的信号完整性挑战。
PCIe 5.0 发射机测试概述
PCIe 一致性测试包括：
● 电气测试 - 评估平台和插件发射机 (Tx) 和接收机(Rx) 特点
● 配置测试 - 评估 PCIe 器件中的配置空间
● 链路协议测试 - 评估器件的链路级协议特点
● 交易协议测试 - 评估器件的交易级协议特点
● 平台 BIOS 测试 - 评估 BIOS 识别和配置 PCIe 器件的能力
在电气测试方面，它分成两套测量，一套是基本级，一套是 CEM 级。这些测试又分为标准性测试和参考性测试：
PCIe 基本和 CEM 一致性测量
眼图
这两类测量都要求高带宽实时示波器，要能够捕获数据波形。然后采用后处理技术，进行基本规范和 CEM规范中要求的相应的电压和定时测量。不相关抖动考查在去除包和通道码间干扰 (ISI) 后系统固有的抖动。除了抖动外，示波器还要进行眼高和眼宽测量。基本规范中规定了大量的“一致性测试码型”。推荐使用包含多次发生的整个一致性测试码型的波形记录，来构建代表性眼图。
在器件的基本 Tx 测试中，规范规定直接在发射机的引脚上进行测量。如果不能直接接入，那么测试点应尽可能靠近器件引脚。如果用户很好地了解 S 参数，那么通过物理复现通道或仿真，可以反嵌任何接续通道损耗。从 4.0 规范开始，描述了另一种反嵌技术，在波形后处理过程中，对不相关抖动测量应用 CTLE( 连续时间线性均衡 )，可以有效消除直到引脚的ISI。
Tx 均衡器预置
提交 PCI-SIG 认证的任何 PCIe 5.0 产品，都必须使用规定的 Tx 均衡器设置预置成功地通过一致性测试，支持速度从 2.5 GT/s 直到 32 GT/s。这些预置用来均衡码流内部的频率相关衰减差引起的码间干扰，改善了信号完整性。每个预置都是下冲 ( 光标前 ) 和去加重( 光标后 ) 的特定组合。
CEM 插件 PCIe 5.0 一致性测试及自动预置切换
目前有各种特定实现方案，让 DUT 发射机扫描通过各种数据速率和 Tx EQ 预置。但是，基本规范规定了一种常用的方法，其中向接收机的通路 0 传送一个100 MHz时钟突发。这可以采用任意函数发生器(AFG)自动实现。
对 最 大 速 率 为 32 GT/s 的 PCIe 链 路， 基 本 时 钟(Refclks) 存在着新的验证挑战。基本规范已经与数据速率成比例扩大抖动极限，但 Gen5 不成比例地把极限下降到 150 fs。这种高频抖动测量要求正确应用公共时钟传送功能，并考虑最坏情况传送延迟。这一最新版规范还把测量从基本级规范 ( 芯片级 ) 推高到又是 CEM 规范要求 ( 外表级 )，必需满足一致性测试。
示波器带宽和采样率要求
对基本 Tx 测试，每条 PCIe 5.0 通路以 16 GHz 速率运行 ( 因为两个比特可以在一个周期中发送 )，三阶谐波达到 48 GHz。由于在三阶谐波以上没有太有效的信号信息，所以 PCIe 5.0 基本 Tx 测试只需 50 GHz带宽的实时示波器。对 CEM Tx 测试，要在最坏情况通道的末端附近进行测量，减少了高频内容，要求 33GHz 的带宽。为确保充足的波形后处理 (SigTest)，要求每个单位间隔最少 4 个点，CEM 允许最多 2x sinx/x 插补，所以最低采样率要达到 128 GS/s。
自动一致性测试
在一致性测试中，手动执行分析既耗时又容易出错。为节省时间，最好使用自动化软件，其不仅可以减少工作量，还可以加快一致性测试速度。对电气验证，PCI-SIG 提供了 SigTest 离线分析软件，使用示波器采集的数据执行分析。自动化软件还控制被测器件(DUT)，使用任意函数发生器作为码型源，让 DUT 自动通过一致性测试所需的各种速度、去加重和预置。
自动化软件配置
一轮完整的一致性测试要求在不同的 DUT 设置下每条通路采集多个波形。这个波形集合将按需要分析的通路数 ( 最多 16 条 ) 提高。软件要能够管理和存储分析及未来参考要求的数据，这对任何一致性测试解决方案来说都是一个重要指标。自动化软件还可以调节示波器水平和垂直设置及采集深度。
除了配置和分析外，还可以使用自动化软件管理采集的多个波形。如果使用 PCISIG 的 SigTest 分析采集的波形，那么分析结果将与 PCI-SIG 一致性测试讲习会上使用的 SigTest 捕获后分析软件一致。
自动化软件可以选择数据速率、电压摆幅、预置和要执行的测试。它还可以提供选项，嵌入包参数模型，反嵌电缆、测试夹具或到达规范规定的目标测试点所需的其他元素。
小结
在 CEM 级 ( 系统和插件 ) 发射机测试中，规范规定在接收机上进行测量。测试夹具可以接入信号，同时建立部分通道，嵌入则产生了其余的损耗。在后处理波形，包括时钟恢复和接收机均衡的优势后，可以查看眼图。
在这两种情况下，使用拥有充足带宽和采样率的示波器都至关重要。可以使用自动化软件，使调试、验证和一致性测试变得尽可能快捷简便。
精彩推荐 ·
推荐一家专业的DC-110G高速及射频PCB设计公司~
声明：
投稿/招聘/推广/宣传 请加微信：15989459034
