答题|封装基板出厂100欧姆，测试85欧姆？

雷豹很感谢各位小伙伴献计献策，将大家提供的建议汇总如下：

1：使用DK更低的材料进行填充，降低填充材料对走线阻抗的影响。

雷豹：建议很好，后续批次封装可以跟进。

2：使用对微带线阻抗影响更小的金属外壳。

雷豹：理解到位，后续批次封装可以跟进。

3：调整芯片输出阻抗到85欧姆，后续PCB通道也按85欧姆设计。

雷豹：优秀又突出的建议，加分。

4：将封装基板加大，添加LC回路做阻抗匹配。

雷豹：需要再次设计和生产封装基板，不如直接修改阻抗线。

5：将树脂材料磨掉或者磨薄。

雷豹：理论上可行，具体实施变量多，难度大，如果只作为验证用是可以的。

1，换成低介电常数的填充材料，2，把芯片的外壳磨去3，封装基板加大，现有的基板外加 lc元件，将整体差分阻抗加大到100欧姆

1.改芯片信号输出驱动、2可以尝试改PCB的叠层结构，使阻抗接近85R,3，介电常数也可以尝试更改

SIP在设计之初就应该考虑上封装的影响，尤其是高频高速信号，既要考虑阻抗的影响，还要考虑金属壳体是否会带来腔体效应等。仿真模型要完整的带上封装。外部PCB设计时阻抗要以带壳完整封装的阻抗为准，不能仅以内部芯片的参数为准啦。不一定强求100，做好相符合的阻抗补偿匹配即可。有时还需要考虑SIP焊接后焊料   BGA球等引起的阻抗的细微变化。

封装影响了阻抗，，封装影响什么呢，我认为主要是介电常数。    但是芯片产业封装通常是独立第三方封装的。如果量比较小的话，调整材料的要求封装厂未必会干。。建议：根据信号的位置及分层，仿真其阻抗，生成特性表，供客户设计时参考。

@ 姚良

学习文章的研究成果，我们可以知道：1.树脂封装的芯片阻抗下降0-15欧姆。2.使用金属封装的芯片阻抗下降0-2欧姆。雷工负责的产品已画图并打样完成，若“抢救”阻抗，重担就落到生产部工程师肩上了。此芯片使用树脂填充0.5mm，方案为：1.换介电常数小的树脂材料，并减薄填充厚度，可使阻抗提高0-15欧姆。2.换金属外壳，可使阻抗提高到98欧姆。3.重新画封装基板，这个方案不符合抢救的要求。 

若是sip内的芯片相互通信，走线比较短，影响应该不大。
若是sip芯片对外通信，那就把pcb的差分100欧姆要求改成差分85欧姆，先用着。 

1、将封装表面研磨掉一部分；2、封装基板加大，现有的基板外加 lc元件，将整体差分阻抗加大到100欧姆 

不知道能不能换成低介电常数的填充材料？至少阻抗不会降的那么低。如果要从根上解决的话，应该是重新调整阻抗线宽要靠谱一些，但是有可能要改叠层，那影响就更大了。

有点疑惑请教，填充材料后不就相当于微带线变带状线了，但是带状线的损耗一般比微带线大，所以阻抗为啥不是变大而是变小了呢？  

保护壳与PCB接触面可以掏空嘛，把有走线位置掏空，其余位置不掏，应该也不会影响强度。

确定后续外壳材料，在设计时候进行阻抗补偿，或者选用对阻抗影响较小的外壳包装材料吗，例如文中的（1）、（3）中包装。如果不是什么高速信号，忽略外壳材料对阻抗的影响，直接用估计也可以 

抢救方案一:
有的芯片可以修改信号输出驱动，使输出阻抗接近85欧姆；
抢救方案二:
把芯片的外壳磨去；
抢救方案三:
设计pcb时，差分信号的特性阻抗用85，别用100 

如何看2022积分排行榜：

在主页输入关键词：2022积分

扫码关注