FPGA开发需要高层次综合（HLS）工具吗？

FPGA是一种可编程逻辑阵列的缩写，它是一种特殊的半定制IC器件，因其具备可重编程性而被广泛应用，应用领域包括通信、军工、工业、交通、医疗和消费电子等，我们每天使用的手机和笔记本电脑也有FPGA点身影。

FPGA的开发流程与IC设计类似，都包括动能定义、RTL级别电路描述、功能仿真，管脚分配和设计约束，综合，门级仿真、布局布线等流程，尤其在电路描述阶段，需要用HDL语言或者VHDL完成电路描述。因此它的开发有一定门槛，需要开发人员具备硬件设计基础，为了降低FPGA开发门槛，有的公司推出了高层次综合（High-level Synthesis，简称HLS）工具， 以此来降低开发门槛。

所谓HLS指的是通过EDA工具，将描述的逻辑结构转换成低抽象级语言描述的电路模型的过程。有点像类似原件中的Java 语法在运行时，根据不同的机器翻译成不同的机器字节码。用HLS工具开发FPGA ，理论上不用了解底层的架构，可以让很多软件工程师也开始玩转FPGA ，不过HLS工具跟HDL相比，存在资源浪费的缺点，而且其生成的电路也不是最优的。因此，尽管推广了多年，但是HLS工具还是没有广泛普及，到底开发FPGA需不需要HLS工具？

本次直播，我们还将开启邀请达人榜活动，只要您将自己的专属邀请海报转发到6个相关半导体微信交流群，并且截图给小编（微信号：eetrend89），吸引更多人来报名，则有望获得京东礼品购物卡，赶快参与吧！（注：扫描预约成功后点击冲榜按钮就可以获得个人专属海报，长按海报可以保存，然后发布在6个相关半导体微信交流群等）

参加邀请达人榜活动只需简单三步：

第一步：点击排行榜

第二步： 点击冲榜

第三步： 生成专属海报，发布到朋友圈或者微信群

现在扫描以下二维码进行预约报名吧！

欢迎扫码入群，和同行进行深入沟通交流！