现代数字电子产品设计中的最大挑战之一是满足时序约束的能力。维持可预测和组织良好的逻辑操作流程的一种方法是在数字电路中具有良好控制、明确定义的时序。
时钟偏差是这些电路中的一个设计考虑因素,如果没有得到适当的考虑,它可能是一个重要的问题来源。事实上,在许多情况下,系统的时钟偏差可能是整个系统速度和时钟频率的限制因素。要了解时钟偏差,我们必须首先讨论同步电路。
大多数现代数字计算机的一个基本特征是同步电路。
同步电路需要一种计时机制来保持有序和周期性的时序逻辑流。在数字电子学中,这种计时机制被称为时钟,简单来说,它是一个具有恒定频率 的方波。
如图 1 所示,这些电路通过将静态数据存储在数据寄存器中来工作,该数据寄存器旨在锁存数据,直到寄存器遇到时钟的上升(或下降)沿。当时钟沿发生时,数据从寄存器中释放,通过组合逻辑块发送,然后存储在下一个寄存器中。
这些操作发生的频率由时钟频率设置,时钟频率由其他几个参数设置。最小时钟周期的一般公式定义为:
在哪里:
由于数字逻辑往往是同步电路,所有逻辑块的精确时序对于正确的系统行为至关重要。当您考虑将图 1 中的设置从一个数据路径扩展到数百万个数据路径(因为它存在于实际芯片设计中)时,很快就会发现保持一切同步是一项不小的挑战。
在实践中,时钟信号通常由晶体振荡器生成,馈入锁相环 (PLL),并在整个 IC 中分布到系统内的每个逻辑块和晶体管。这种追求中最大的挑战之一就是时钟偏差,它可以定义为顺序相邻寄存器的时钟信号到达时间之间的差异。
这种情况在数学上可以定义为:
发生时钟偏移的传统设置如图 2 所示,其中时钟分配网络中的延迟导致数据寄存器 B 比寄存器 A 更晚地接收其时钟信号。
图 2. 时钟偏差通过在时钟传输网络中插入延迟来证明。
如果接收寄存器晚于发送寄存器接收时钟,则偏移可以定义为正,反之则定义为负。时钟偏差成为数字设计中的一个严重问题,因为它可能违反同步电路所依赖的时序约束。
例如,给定一个恒定的时钟频率和负偏斜,如图 3 所示,时钟到达接收寄存器 B 的时间要比发送寄存器 A 早得多。在这种情况下,从发送寄存器发出的数据将到达时钟到达后接收寄存器。这里,数据不满足接收寄存器的建立和保持要求(即,在时钟到达时,数据在接收寄存器中并不容易获得)。因此,由于接收寄存器不能安全地锁存数据,数据将会丢失。这个概念会产生复合效应,因为未来依赖丢失数据的逻辑操作也会失败。
图 3. 负时钟偏移导致数据在其时钟之后到达接收寄存器 B。
正如我们在最大时钟频率等式中看到的,时钟偏差的增加将增加最小时钟周期并降低系统的最大时钟频率。这是因为时钟偏差有效地增加了排序开销,减少了组合逻辑中有用工作的可用时间。还值得注意的是,时钟不需要同时交付,但时钟偏差通常存在可接受的误差范围。
虽然造成时钟偏差的原因有很多,但它们最终都归结为时钟分配网络中的延迟差异。
时钟偏差的一个原因是时钟分配网络中互连之间的长度不同。如果到两个连续寄存器的时钟传输路径中的互连长度变化很大,则可能会发生时钟偏移。沿着较短互连行进的时钟将比沿着较长互连行进更快地到达其寄存器。
时钟偏移的另一个原因可能是时钟分配网络中互连延迟的差异。即使两条时钟传输路径的长度相同,它们也会由于诸如电阻、电容或电感耦合等寄生效应而经历不同的延迟。在图 4 的示例中,RC 寄生效应的任何差异都会导致寄存器 A 和 B 的时钟到达时间延迟不同。线路上延迟较大的时钟信号自然会比延迟较小的信号更晚到达其目的地. 设计具有相同延迟的互连可能是一项极其困难的任务。
时钟偏移也可能是由时钟信号的逻辑路径延迟的差异引起的。例如,在包括时钟门控的设计中,时钟的传输路径中可能存在额外的门,每个门都具有自己的负载电容和传播延迟。如果不平衡,逻辑路径的差异会导致时钟传递时间不等。
其他原因可能包括温度变化、制造变化和材料缺陷。
随着时钟频率的增加,时钟偏差可能会成为一个更具挑战性的问题,因为随着时钟频率的提高,误差幅度会显着降低。为了最大限度地减少时钟偏差,复杂的同步电路采用类似于图 5 所示的时钟分配网络。这些通常也称为时钟树。时钟树中的每个反相器都会放大时钟信号以驱动时钟树的下一级。目标是让时钟信号同时到达所有寄存器输入。
对于具有数百万甚至数十亿晶体管的超大型 IC,时钟分配网络可能会比图 4 的简单示例复杂得多。这些网络的创建通常由电子设计自动化 (EDA) 软件自动处理。工程师输入目标频率、寄存器设置和保持时间限制以及最大时钟偏差等关键参数。然后,软件生成时钟分配网络以满足目标时序约束。
时钟偏差是数字集成电路设计中需要考虑的重要课题。如果没有正确考虑,时钟偏差会对系统性能造成严重破坏,导致系统操作不当、数据丢失或成为系统时钟频率的限制因素。
1、深入理解SerDes(Serializer-Deserializer)之一
2、深入理解SerDes(Serializer-Deserializer)之二
3、科普:深入理解SerDes(Serializer-Deserializer)之三
4、资深工程师的ESD设计经验分享
5、干货分享,ESD防护方法及设计要点!
6、科普来了,一篇看懂ESD(静电保护)原理和设计!
7、锁相环(PLL)基本原理 及常见构建模块
8、当锁相环无法锁定时,该怎么处理的呢?
9、高性能FPGA中的高速SERDES接口
10、什么是毫米波技术?它与其他低频技术相比有何特点?
11、如何根据数据表规格算出锁相环(PLL)中的相位噪声
12、了解模数转换器(ADC):解密分辨率和采样率
13、究竟什么是锁相环(PLL)
14、如何模拟一个锁相环
15、了解锁相环(PLL)瞬态响应
16、如何优化锁相环(PLL)的瞬态响应
17、如何设计和仿真一个优化的锁相环
18、锁相环(PLL) 倍频:瞬态响应和频率合成
19、了解SAR ADC
20、了解 Delta-Sigma ADC
21、什么是数字 IC 设计?
22、什么是模拟 IC 设计?
23、什么是射频集成电路设计?
24、学习射频设计:选择合适的射频收发器 IC
25、连续时间 Sigma-Delta ADC:“无混叠”ADC
26、了解电压基准 IC 的噪声性能
27、数字还是模拟?I和Q的合并和分离应该怎么做?
28、良好通信链路性能的要求:IQ 调制和解调
29、如何为系统仿真建模数据转换器?
30、干货!CMOS射频集成电路设计经典讲义(Prof. Thomas Lee)
31、使用有效位数 (ENOB) 对 ADC 进行建模
32、以太网供电 (PoE) 的保护建议
33、保护高速接口的设计技巧
34、保护低速接口和电源电路设计技巧
35、使用互调多项式和有效位数对 ADC 进行建模
36、向 ADC 模型和 DAC 建模添加低通滤波器
37、揭秘芯片的内部设计原理和结构
38、Delta-Sigma ADCs中的噪声简介(一)
39、Delta-Sigma ADCs中的噪声简介(二)
40、Delta-Sigma ADCs 中的噪声简介(三)
41、了解Delta-Sigma ADCs 中的有效噪声带宽(一)
42、了解Delta-Sigma ADCs 中的有效噪声带宽(二)
43、放大器噪声对 Delta-Sigma ADCs 的影响(一)
44、放大器噪声对 Delta-Sigma ADCs 的影响(二)
45、参考电压噪声如何影响 Delta Sigma ADCs
46、如何在高分辨率Delta-Sigma ADCs电路中降低参考噪声
47、时钟信号如何影响精密ADC
48、了解电源噪声如何影响 Delta-Sigma ADCs
49、运算放大器简介和特性
50、使用 Delta-Sigma ADCs 降低电源噪声的影响
51、如何设计带有运算放大器的精密电流泵
52、锁定放大器的基本原理
53、了解锁定放大器的类型和相关的噪声源
54、用于降低差分 ADC 驱动器谐波失真的 PCB 布局技术
55、干货!《实用的RFIC技术》课程讲义
56、如何在您的下一个 PCB 设计中消除反射噪声
57、硅谷“八叛徒”与仙童半导体(Fairchild)的故事!
1、免费公开课:ISCAS 2015 :The Future of Radios_ Behzad Razavi
2、免费公开课:从 5 微米到 5 纳米的模拟 CMOS(Willy Sansen)
3、免费公开课:变革性射频毫米波电路(Harish Krishnaswamy)
4、免费公开课:ESSCIRC2019-讲座-Low-Power SAR ADCs
5、免费公开课:ESSCIRC2019-讲座-超低功耗接收器(Ultra-Low-Power Receivers)
6、免费公开课:CICC2019-基于 ADC 的有线收发器(Yohan Frans Xilinx)
7、免费公开课:ESSCIRC 2019-有线与数据转换器应用中的抖动
8、免费公开课:ISSCC2021 -锁相环简介-Behzad Razavi
9、免费公开课:ISSCC2020-DC-DC 转换器的模拟构建块
10、免费公开课:ISSCC2020-小数N分频数字锁相环设计
11、免费公开课:ISSCC2020-无线收发器电路和架构的基础知识(从 2G 到 5G)
12、免费公开课:ISSCC2020-从原理到应用的集成变压器基础
13、免费公开课:ISSCC2021-射频和毫米波功率放大器设计的基础
14、免费公开课:ISSCC 2022-高速/高性能数据转换器系列1(Prof. Boris Murmann)
15、免费公开课:ISSCC 2022-高速/高性能数据转换器系列2(Dr. Gabriele Manganaro)
16、免费公开课:ISSCC 2022-高速/高性能数据转换器系列3(Prof. Pieter Harpe)
17、免费公开课:ISSCC 2022-高速/高性能数据转换器系列4(Prof. Nan Sun)
点击下方“公众号”,关注更多精彩
半导体人才招聘服务平台