中国半导体破局之路

你关心的就是我们关注的

全球芯片格局正在发生前所未有的大变革。

美国《芯片和科学法案》的签署，将半导体产业链的明争暗斗推向高潮，韩国、欧盟等国家和地区都在加速建立自己半导体壁垒。美国《芯片和科学法案》明确规定，未来将为美国半导体研发、制造以及劳动力发展提供 527 亿美元补贴，同时限制相关企业 10 年内不得在中国增产 28nm 以下级别先进制程芯片。

2月份，欧盟对芯片行业追加150亿欧元投资，以提高芯片产能，减少对亚洲芯片进口的依赖；8月初，韩国正式实施《国家尖端战略产业法》，加强扶持半导体产业，同时三星、SK海力士等科技公司承诺向韩国本土投资340万亿韩元（约2600亿美元）。

8 月 12 日，美国商务部工业和安全局（BIS）在联邦公报上发布了一项临时最终规定，将 4 项“新兴和基础技术”加入出口管制清单，其中 3 项涉及半导体，并包括芯片设计中最上游、最高端的产业 EDA。

这 4 项技术是 42 个参与国在 2021 年 12 月会议上达成共识控制的项目之一，具体包括：

• 两种超宽带隙基板半导体材料氧化镓（Ga2O3）和金刚石

• 设计 GAAFET 架构（全栅场效应晶体管）的先进芯片 EDA 软件工具

• 用于燃气涡轮发动机的压力增益燃烧技术

世界半导体投资风云变幻，中国内地也不平静。参考笔者之前的文章：半导体行业大地震。

中国半导体产业过去十年取得了长足的进步，从2010年前后的投资萌芽，到2014年逐步升温，再到2019年之后的快速繁荣。如今，随着“寒潮”来临，又将进入回调转型的新阶段。

世界局势风云变幻，地缘政治日益突出，站在复杂多变的今天，半导体如何破局，成了很多行业者必须思考的问题。

笔者认为必须抓住两个关键点：实现 IP架构和芯片制造工艺的突破。

第一：芯片设计位于半导体产业的最上游，是半导体产业最核心的基础，拥有极高的技术壁垒。半导体知识产权的集中体现是享有独立知识产权的IP 核（Intellectual Property Core）。开源的RISC-V为中国芯片产业带来更多想象空间，基于RISC-V的处理器 IP 将会大放异彩。

第二：美国对于芯片“脱钩断链”的推动，直接导致国内在芯片制程的关键节点受到限制，Chiplet 工艺技术或将成为芯片性能突破的关键。未来，芯片半导体的机遇主要集中在以Chiplet为主的新结构和新封装技术，产业链的上游半导体设备和材料上。

什么是IP？

IP是芯片设计环节中逐步分离出来的、经过验证的、可重复使用的功能模块，通过使用IP核，设计人员无需从0开始对所有细节进行重新设计，而是借助特定的IP核经调整后快速完成某个模块的设计，以缩短开发周期，降低设计成本，降低设计错误发生的风险，提高芯片设计效率。

如果打开一颗芯片，我们能看到版图上很多个IP组成了整个电路。这些集成电路IP核在芯片设计中看得到摸得着，也能够完成一定功能，更重要的是可以通过授权不同客户实现复用。如果做一个比喻，那IP就是组成芯片设计的“乐高”模块。

当我们要设计一款微处理器芯片时，需要先确定使用何种指令架构，然后再根据指令架构设计芯片和微处理器，最后流片生产。

芯片设计有三种不同的模式：

• 封闭设计。Intel X86系统架构是由自己公司引领的

• 其他公司如果需要使用其指令集设计微处理器，则需要专利付费授权

• 从系统架构到芯片制造都是英特尔自己维护，属于完全封闭的设计

• 专利设计。Arm卖专利不卖芯片

• Arm提供微处理器的设计，将IP授权给高通、苹果、华为等公司，后者基于ARM指令集设计自己的芯片

• 还有一些公司用ARM设计好的IP做自己的SoC生产或代工芯片

• 自由开放设计。开源的RISC-V属于第三种模式

• 任何人都可以使用这一套指令集，基于RISC-V做好设计然后卖专利，SiFive就是这样的模式

• 另外一些公司，如西部数据则是基于RISC-V开源指令集自研芯片，然后加工生产

PC时代盛行封闭设计模式，移动手机时代，专利模式当道。如今，RISC-V开创了新的自由设计模式。

上世纪 80年代是芯片竞争最为精彩激烈的时代，众多不同计算机芯片架构的蓬勃发展，百花齐放。在处理器发展的几十年历史中，各种处理器架构曾层出不穷、百花齐放过。但经过近30年产业的大浪淘沙，其他的处理器架构逐步被遗忘在历史博物馆，目前只留下X86和ARM两大强势处理器架构。

天下苦ARM久矣，眼看着曾经移动、桌面、服务器三分天下的局面就要变成ARM一统江湖，这促使更多的公司考虑 RISC-V，这对 RISC-V 而言意义重大。这是自80年代以来芯片架构多样性消失之后，再次推动架构多样性的好机会。

RISC-V自面世以来，就受到了行业很多的关注。不同于过去x86、ARM等国外商业公司垄断的私有指令集架构，RISC-V最大的特点是——“开放标准化”，这种开放性，在CPU领域是彻底的第一次，也是CPU技术变革的一次绝佳机遇。

• RISC-V是完全开源的，任何人都可以免费使用

• RISC-V架构本身开源，但基于RISC-V架构开发的CPU IP核是收费的

• 类似于开源的Linux与收费的Redhat Linux一样，商业的RISC-V IP核可以提供比开源核更好的稳定性、发展连续性、售后服务

• 一种精简的指令集计算机（RISC）架构

• 只有47条指令

• 相比之下，Arm有200多条指令

• AMD和Intel使用的复杂指令集计算机（CISC）架构远超过1500条指令

• 可扩展性

• 模块化设计，只配置需要的部分严格规定兼容性

• Engineer可以添加自己的指令集

• 可用于DSA(特定域的加速度)

从竞争性角度看，Arm架构和x86架构分别在移动终端、PC和服务器市场垄断多年，在这些领域RISC-V新玩家渗透进去还非常需要时日。但是在AIoT、新能源汽车电子、异构计算等新兴领域，RISC-V和其他架构站在同一起跑线，反而具备一些巨头们不具备的新起跑优势。

当前市场整合、地缘政治优先事项和物联网终端的激增，正大力推动RISC-V得到更广泛地采用。近期，RISC-V国际基金会的首席执行官卡利斯塔·雷德蒙德表示，估计市场上已经有100亿个RISC-V核心。从2010年诞生至今，RISC-V用12年左右的时间实现100亿核心数的出货量，展现了作为新架构的生命力。

鉴于国家之间的地缘政治或贸易紧张局势可能会对国家的技术主权产生不利影响。欧盟和中国正着眼于通过RISC-V推动计算技术主权。

长期以来，芯片算力和效益的提升在摩尔定律的指导下是通过砸钱就能实现的。但如今随着摩尔定律的效率下降，芯片算力和效益对应的成本开始快速增长。

一方面，随着先进制程的发展，芯片的设计成本、复杂度大幅提升；另一方面，随着整个社会数字化、智能化程度的提升，大数据、消费电子、自动驾驶等需求正日趋多样，芯片创新周期不断压缩，市场对定制化芯片的需求也在大幅提升。在先进制程不断升级，摩尔定律愈发难以为继的背景下，Chiplet宛如一场“及时雨”。

• 一个是解决内存带宽跟不上处理器速度提升的问题，即“内存墙”问题
• 另一个则是提高良率。基于晶圆级的先进封装走线密度短，信号传输速率有很大提升空间，还能大大提高互连密度

什么是 Chiplet 工艺？

Chiplet 俗称芯粒，又名小芯片组。它是将一类满足特定功能的 die，通过 die-to-die内部互联技术实现多个模块芯片与底层基础芯片封装在一起，进而形成一个系统芯片。Chiplet 工艺的出现，延缓了摩尔定律失效、放缓工艺进程时间，是后摩尔时代芯片性能升级的理想解决方案。

Chiplet 是后摩尔时代提高集成度和芯片算力的重要途径

目前，市面上主流技术为 SoC是将多个负责不同功能的电路块通过光刻的形式，制作到同一片芯片 die 上，主要集成了 CPU、GPU、DSP、ISP 等不同功能的计算单元和诸多的接口 IP，对先进的纳米工艺存在较高依赖。

相比SoC，Chiplet最核心的优势在于成本，包括制造成本与设计成本：

• 首先，在巨大算力需求下，芯片晶体管数量暴增，芯片面积也不断扩大。Chiplet设计把大芯片分成面积更小的芯片，从而有效改善良率，减少不良率导致的成本增加

• 其次，SoC芯片的逻辑计算单元依赖先进制程来提高性能，其他部分通常可使用成本更低的成熟制程，SoC芯片Chiplet化之后，不同芯粒可以根据需要来选择合适的工艺制程分开制造，再通过先进封装技术进行组装，从而有效降低制造成本

Chiplet 技术是 SoC 集成发展到后摩尔时代后，持续提高集成度和芯片算力的重要途径。与传统 SoC 对比来看，Chiplet 在功耗、上市周期以及成本等方面具有明显优势，能够有效解决纳米工艺物理极限所带来的限制。

近年来芯片性能的提升主要是在芯片级。为了应对先进制程遇到的问题，产业界希望从单纯依靠缩小晶体管特征尺寸来提高集成度的传统方式，转变到通过成本相对可控的系统级设计，达到和晶体管特征尺寸继续缩小相近的系统级性能。这便是Chiplet、2.5/3D先进封装等技术。

坚持Chiplet、先进封装的代表人物，便是人称“蒋爸”的台积电前COO蒋尚义；坚持先进制程的，则是现任中芯国际联合首席执行官的梁孟松。

蒋尚义在“万字自述”中，讲述了他看好先进封装的原因，“图形芯片巨头英伟达是我们客户，他们之前有一个GPU搭配8个DRAM。你需要在GPU和DRAM之间来回发送很多信号。如果你看一下这个GPU和DRAM，它们之间的差距是如此之大。为什么它们隔得那么远？因为金属线很宽。如果离得太近，你无法把所有这些金属线相连。正因为如此，人们愿意付出大约30%的速度和大约60%的功耗去驱动（driving）这些线。”蒋尚义举例称。他同时表示，如果用硅片代替一块PCB，就可以将GPU和DRAM并排放置，这样其性能就会很像在同一个硅片上一样。

功能、连接、堆叠的多样化是先进封装的发展方向，Bumping、TSV、RDL、Interposer等连接与延展技术作为支撑，而封装形态向2.5D/3D、多裸晶/异质集成演变，是实现Chiplet的重要支撑。

2022年3月，Chiplet 高速互联标准——UCLE（Universal Chiplet Interconnect Express）正式推出。该项标准旨在芯片封装层面建立全球统一的互联互通标准，进而打造开放的 Chiplet 生态系统，共同执行 Chiplet 规范化标准。

UCLE 将为 Chiplet 制定多种先进封装技术，其中包括了由 Intel 主导的 EMIB 和台积电主导的 CoWoS 两项 2.5D封装技术。截止目前，国内包括芯原股份、摩尔精英、芯动科技、阿里巴巴等在内的众多厂商已陆续加入到 UCLE 联盟当中，直接受益于相关技术标准。随着国内厂商积极融入 UCLE 生态体系，将有望在 Chiplet 工艺领域实现新的突破。

目前可应用于Chiplet的封装解决方案主要是SIP、2.5D和3D封装。2.5D更接近两层小洋房，3D则是大厦的形态，空间利用效率更高。

• 2.5D封装技术发展已经非常成熟，并且已广泛应用于FPGA、CPU、GPU等芯片当中

• 3D封装技术难度更高，目前由英特尔和台积电掌握并商用

对于产业链而言，目前2.5D的Chiplet实现方式主要利好封装企业：

• 如过去给AMD封装的通富微电（002156.SZ），价值量相比传统封装翻倍，毛利率也更高

• 其次是载板企业，如兴森科技（002436.SZ），目前Chiplet的2.5D工艺成品芯片面积较大、片上通信要求较高，对于载板的层数、面积需求增加，兴森的ABF载板产线后续能得到比较大的订单支持

• 然后是封测设备公司，如华峰测控（688200.SH）等

随着底层封装技术不断突破，预计 2035 年全球 Chiplet 芯片市场规模有望达到 570亿美元。目前，支持 Chiplet 的底层封装技术已由 2D 技术逐步发展至 3D 技术，经济效益、整体性能等方面均获得了明显提升。

根据 Omdia 数据显示，2024 年全球 Chiplet 芯片市场规模将达到 58 亿元，2035年全球市场规模有望突破 570 亿美元。参考 2018 年的 6.45 亿美元，2018-2035 年 CAGR高达 30.16%。

在“摩尔定律”日趋放缓的背景下，Chiplet 工艺有望成为芯片厂商未来较长一段时间内的主要依赖手段，同时随着支持 Chiplet 的底层封装技术不断突破和普及，将进一步支撑其未来成长。

IP 架构方面：

虽然在多个厂商的推动下，RISC-V取得了长足发展。但从过往的历史看来，任何一款架构的普及都需要时间。

如PC时代的x86架构统治了指令集架构市场几十年，后PC时代才迎来Arm架构的崛起，Arm也用了几十年，才走上了巅峰。换而言之，计算负载的变迁需要经过一个长时间的生命周期。也就是说我们现在虽然已经进入了万物互联时代，给RISC-V创造了机会，但这个新兴指令集来说，也只是迈出了第一步。

Chiplet工艺方面：

看更多精彩内容