无毛刺监控器IC不再只是一个概念！

原创亚德诺半导体 2022-07-07 12:02 918浏览 0评论 0点赞

多物理场仿真在半导体制程中的应用 汽车用卸负载电阻低价方案

可靠的电压监控器IC始终是工业界的行业需求，因为它可以提高系统可靠性，并在电压瞬变和电源故障时提升系统性能。半导体制造商也在不断提高电压监控器IC的性能。

监控器IC需要一个称为上电复位（V_POR）的最低电压来生成明确或可靠的复位信号，而在该最低电源电压到来之前，复位信号的状态是不确定的。一般来说，我们将其称之为复位毛刺。复位引脚主要有两种不同的拓扑结构，即开漏和推挽（图1），两种拓扑结构都使用NMOS作为下拉MOSFET。

图1. 复位拓扑的开漏配置和推挽配置

图2. 复位电压如何与上拉电压（V_PULLUP）成比例上升，从而导致通常所说的复位毛刺

上电期间，如果电源电压低于V_POR，就没有足够的电压能驱动内部MOSFET工作，因此MOSFET关闭。此时，监控器无法对复位电压进行控制。复位电压将与上拉电压（V_PULLUP）成比例上升。而一旦电源电压高于V_POR，内部MOSFET将驱动RESET引脚进入有效状态。

电压监控器可用于监控FPGA、ASIC或DSP的低电源轨，其电压可低至1V。在低供电电压处理器中，I/O的逻辑电平非常敏感，其V_IH可低至0.5V，如图3所示。

图3. 监控器与低供电电压ASIC/FPGA/DSP的接口

上电期间，FPGA、ASIC或DSP需要处于RESET状态，直到所有电源轨稳定。当VDD低于V_POR时，RESET引脚可能会出现毛刺，该毛刺可能会触发FPGA的未知状态。一旦VDD高于V_POR，内部MOSFET就会开启并将RESET连接到GND，并使RESET引脚输出正确的逻辑低电平。

图4. 带毛刺复位信号的上电时序

随着电子行业向低压半导体发展，模拟芯片制造商也在传统监控器的基础上努力实现无毛刺监控器。制造商可以通过改进工艺来降低V_POR，但实现真正的无毛刺监控器需要一个全新的架构。

目前，系统工程师使用带有传统监控器的外部电路来模拟图5所示的无毛刺监控功能。添加一个配置为源极跟随器的标准JFET可以实现这一功能，源极的电压将取决于栅极电压VG与JFET阈值电压的差。JFET阈值电压会在VG和VOUT之间产生大约1V的压降，从而避免监控器的输出电压在内部MOSFET关断时升高，直到监控器的内部MOSFET开始正常工作。