将模拟信号从“现实”世界转换为可以在上游处理的数字信号是电子系统的一项基本功能，范围覆盖从录音到物联网 (IoT)、工业物联网 (IIoT)，以及现在的智能物联网 (AIoT)。但是，为了有效地使用和执行，需要我们对其基本原理和操作步骤有一定程度的理解，而这往往又被人们忽视。
举例来说，假设施加到模数转换器 (ADC) 输入上的典型模拟信号的幅度不断变化，那么在转换前信号究竟是如何先“保持”再“采样”的呢？信号转换结束时与一开始会有不同吗？这种幅度变化或偏差会导致严重的误差，特别对于需要花费更多时间进行信号转换的高分辨率ADC来说，更是如此。设计人员面临的挑战是，既要了解又要消除这种误差源。
本文介绍了如何使用ADC的采样和保持 (S&H) 或跟踪和保持 (T&H) 电路来防止幅度偏差。S&H（或T&H）电路会执行真实输入采样，工作区间位于输入抗混叠低通滤波器和ADC之间。本文讨论了S&H IC的特性和选择标准，并介绍了带有集成S&H的ADC。为了方便描述，我们使用了Texas Instruments、Maxim Integrated和Analog Devices提供的、具有针对不同应用的不同特性的样件。
图2：S&H（左）电路与T&H（右）电路的主要区别在于跟踪周期的持续时间：即 S&H 较短，而T&H较长。（图片来源：Digi-Key Electronics）
两种类型的电路都对输入信号进行采样，并在转换过程中保持采样电压恒定。T&H电路输出（右）跟踪输入信号，直到发出采样信号；然后在ADC转换期间保存该采样值。S&H的采样孔径更短，其输出是一系列采样电平（左）。T&H和S&H之间的主要区别在于跟踪间隔的持续时间：即S&H较短，而T&H较长。这两个电路均依靠快速开关来隔离已连接至信号输入端的储能电容器。本文余下内容中将使用S&H同时指代S&H或T&H。
S&H级会执行真实输入采样，工作区间位于输入抗混叠低通滤波器和ADC之间。低通滤波器执行抗混叠频带限制，且必须先于S&H，这样便可在采样前对信号进行频带限制，以防止发生混叠（图3）。
Texas Instruments LF398MX/NOPB S&H集成电路 (IC) 框图显示了基本电路配置（图4）。S&H是使用快速开关和高质量电容器实现的。对于LF398MX/NOPB，电容器在IC外部。当开关闭合时，电容器就会充电至输入信号电压电平。当开关断开时，电容器保持该电压，直到由ADC将其数字化为止。这个S&H使用了bi-FET技术，将FET与双极型晶体管组合在一起，以高直流精度（典型值0.002%）和极低电压降（通常小于每秒83微伏 (µV)）来支持快速采样（小于6微秒 (µs)，幅度误差为0.01%）。内部放大器缓冲了开关和保持电容器。
S&H的采样时间取决于保持电容器的值，该值可能范围为0.001至0.1微法拉 (µF)。外部保持电容器必须具有低介电吸收和低泄漏能力。建议使用聚苯乙烯、聚丙烯和聚四氟乙烯电容器。
S&H器件具有许多用于描述其操作的特定术语（图5）。
采样时间是指从切换到采样模式到S&H开始跟踪输入信号的时间。它是保持电容器的值以及开关与信号路径的串联电阻的函数。当模式恢复到保持状态时，在器件停止跟踪输入并开始保持值前，可能会有一段时间延迟——这就是孔径时间。孔径时间是驱动器和开关传播延迟的函数。孔径不确定性或抖动是由于时钟变化和噪声导致的孔径时间差异。
一旦进入保持模式后，进入该模式到器件的保持值稳定在一个误差带内，之间会有一段时间，这个时间就是所谓的建立时间或保持建立时间。在建立时间的某些部分，在开关驱动器和保持电容器之间可能会包括不必要的电荷转移；这就所谓的保持跳变或基座误差。保持跳变的幅度通常在毫伏 (mV) 范围内，并且通过将全范围信号保持尽可能高，可以将其影响最小化。
S&H的最短采样周期是采样时间、孔径时间和建立时间之和。可能的最大采样率是采样时间、孔径时间和建立时间之和的倒数。
在保持模式下，由于保持电容的泄漏，S&H保持值可能会降低。此电压增量称为压降。通常表示为以mV/秒为单位的下降率。
所示DS1843+TRL用于一个典型的光学线路传输应用，在该应用中用于猝发模式接收信号强度指标 (RSSI) 测量。Maxim Integrated DS1842/MAX4007是一款电流监视器，可镜像来自连接其参考输入的雪崩光电二极管的电流。输出电流直接通过电阻RIN，并将其转换为电压。然后电压由包括全差分采样开关和电容器CS以及差分输出缓冲器的DS1843进行差分测量。这个S&H使用两个5皮法拉 (pF) 电容器，一个电容器连接到正差分输入，另一个连接到负差分输入。低电容值可确保快速采样时间。该器件的快速采样时间少于300纳秒 (ns)。该S&H的保持时间大于 100 µs。
市面上提供的器件在单个IC封装中可容纳四个或八个S&H电路。例如，Analog Devices的SMP04ESZ-REEL四通道S&H。SMP04ESZ-REEL是一个CMOS器件，在一个通用封装中包含了四个S&H电路，其采样时间为7µs，下降率仅为2mV/s（图7）。
图7还展示了S&H如何与数模转换器(DAC) 一起使用，在这种情况下，可以防止由于DAC中的代码转换而引起的输出瞬变或毛刺。
图7：Analog Devices SMP04四通道S&H包含四个独立的S&H电路以及匹配的缓冲放大器。所示电路使用了SMP04，用于将DAC的输出多路复用到四个通道。（图片来源：Analog Devices）
在图中，SMP04用于复用DAC的输出，将单个DAC输出分成四个多路复用通道。S&H电路可用于选择性地将DAC的输出延迟到毛刺之后，从而使DAC的输出变得平滑。
通过对复用输入进行流水线处理，可以使用多个S&H电路来提高ADC的吞吐量。此处，有多个S&H共同连接到多路复用器输出。ADC连接到一个S&H，后者保持用于转换的输入电平。其他S&H会获取其他多路复用器通道，然后依次连接到ADC，而第一个S&H可自由连接到另外的多路复用通道。这种流水线处理技术消除了ADC信号路径中的S&H采样时间。
许多ADC在其集成封装中都集成了S&H或T&H电路。举例来说，Texas Instruments的ADC121S021CIMFX就是一个具有内置T&H的12位逐次逼近寄存器(SAR) ADC，采样率为每秒50至200千样本 (kS/s)。它采用高速串行输出总线，简化了接线布局（图8）。
从音频记录到最先进的IIoT或AI分析，将模拟信号转换为数字信号是最基本的电子功能，需要特别注意S&H或T&H电路。为了将模数转换过程中的电压偏差降至最低，这些电路至关重要，因为它们在转换过程中可以让ADC的输入电压保持恒定。S&H可以设在ADC内部或外部，但必须位于抗混叠低通滤波器和ADC之间的信号路径中。如前文所述，有许多配置可以满足各种设计应用需要，每个IC还有单通道、差分或多通道选择。应用还可扩展到包括防止因 DAC 中代码转换引起输出瞬变或毛刺。
声明：
投稿/招聘/推广/宣传 请加微信：15989459034
