本文着重介绍ADI公司的软件定义无线电(SDR)中的射频(RF) 锁相环(PLL)相位同步特性。这个功能有助于降低天线校准的复杂性，特别是对于采用大型天线阵列的系统。关于同步的控制和配置，请参见用户指南 。本文着重介绍其应用和优势。
1►
相位相干信号
图1. 相干相位关系和不相干相位关系示例。
2►
多通道和多天线系统中的相位缺陷和消除
射频LO分布：LO信号由一个共同的LO产生，然后分布在系统中。但因为频率较高，这实施起来并不简单，射频损耗和射频耦合使其变得相当困难。
参考时钟分布：为了避免射频损耗，会在本地生成LO信号。但是，由于锁相环或压控振荡器(VCO)之间存在差异，要同步单个生成的LO信号，还需要付出更多努力。
图2显示了一个多通道和多天线射频子系统架构示例，该架构是基于集成式收发器芯片。其中包括一个片上频率合成器（一个锁相环）和一个VCO，用于生成射频LO。参考时钟在收发器芯片外部生成，然后分别分配给每个芯片的器件时钟输入。在芯片上完成对参考时钟的进一步扩展和分配。图2分解显示从系统参考时钟到天线的传输路径。该路径可以分为不同的段，每个段都造成传输延迟。传输延迟的变化会引起系统相位差的变化，从而影响系统的相位相干性。
图2. 多通道和多天线系统中的相位缺陷来源。3►
使用射频锁相环相位同步特性简化校准
ADRV9009 是ADI公司的 RadioVerse® 产品系列中的一款双通道、高度集成的软件定义无线电。它提供两个发射和两个接收通道，分别将数字IQ位转换为射频和将射频转换为数字IQ位。它基于零中频架构，该架构能够最大限度降低系统功耗，并提供出色的发射机和接收机射频性能。此器件可在不使用外部组件的情况下，使用片上功能生成完整频率。其中包括三个片上频率合成器，射频LO合成器为其中之一。每个合成器都有一个集成式VCO和一个环路滤波器。在整个受支持的频率范围内生成频率时，这种高度集成和出色性能能提供很高的灵活性。
在数字端，ADRV9009采用JESD204B协议作为执行数字数据传输的串行接口2。它利用JESD SYSREF信号，从内部支持多芯片同步。因此，可以创建大规模相控阵和大规模MIMO系统。
除了多芯片同步，ADRV9009还提供射频锁相环同步特性，使内部生成的LO信号具有相位相干性，且与采用的参考时钟一致。基于这个特性，可在大规模系统中轻松实现以下这些功能：
上电时相位相干：在每个上电周期，实现恒定不变、确定性和稳定的相位值
运行期间相位相干：在启动之后跟踪相位值
多器件之间相位相干：进一步支持多芯片同步
校准算法需要占用数字硬件中的计算和存储器资源。例如，算法通常在基带处理链中实现，并利用FPGA/DSP资源。这个特性间接降低了系统校准所用的功耗和资源。因此，启用该特性可以优化整个系统的性能和效率。因为复杂的校准算法，系统从启动到达到稳定状态需要更长的时间。可以通过在启动时启用射频锁相环同步特性来最大限度缩短这个时间。会定期执行校准程序，以跟踪LO相位中的漂移，尤其是温度导致的漂移。否则，这些漂移会影响多天线系统的波束成型模式。借助射频锁相环同步跟踪特性，可以最小化校准频率，同时保持所需的波束成型性能。可以使用四种模式来控制相位同步特性：
模式1：禁用片上射频锁相环同步特性。
模式2：启用射频锁相环同步，仅用于初始化。
模式3：在初始化时执行射频锁相环同步，仅进行一次跟踪。
模式4：连续跟踪射频锁相环相位。
图3. 通过射频锁相环相位同步周期，进行发射机输出相位比较1（射频调谐频率 = 1800 MHz）。
4►
结论
ADI公司提供的先进的高度集成软件定义无线电（包括ADRV9009双通道收发器）具备射频锁相环同步特性。如果使用此器件构建大型天线阵列系统，可以使用射频锁相环同步特性来简化天线校准。提供各种运行模式，可根据应用要求进行选择。可以使用软件API功能来轻松控制和配置该特性。ADRV9009用户指南1详细介绍了该特性的功能和使用方法。
声明：
投稿/招聘/推广/宣传 请加微信：15989459034
