频谱仪的RF前端的设计和指标

原创面包板社区 2022-04-11 20:00 1546浏览 0评论 0点赞

玄铁处理器集智能、安全、端云一体芯片架构 STM32玩转机械手：边缘AI开发的实战课！

本文连载：

频谱仪基础（一）频谱仪的架构

频谱仪基础（二）超外差频谱分析仪实现

在频谱仪基础（二）讲述了高低中频的选择，对于9kHz到7GHz信号前端处理，我们需要分段进行处理，9kHz到3GHz信号采用高中频的方式，3GHz到7GHz采用低中频的方式直接将信号频谱搬移到低中频。

1.9kHz到3GHz信号前端处理

在图1所示中，第一个IF设置为3476.4MHz。将输入频率范围从9kHz到3GHz的输入信号通过上变频转换到频率为3476.4MHz，所以LO信号⑤必须在3476.40MHz~6476.4MHz的频率范围内进行扫频或者调频。根据公式，镜像频率范围为6952.809MHz~9952.8MHz。

图1 第一级混频电路

对于9kHz~3GHz的第一级混频，LO信号⑤频率范围3476.40MHz~6476.4MHz可变，同时根据傅里叶变换可知，两个信号时域相乘，频域是相卷积，即LO信号上任何的干扰都会毫无保留的出现在输出频谱上，所以LO信号不仅仅需要超宽的频率范围，也需要相对低的相位噪声以及谐波。

为满足这些指标，实现LO的方式有三种：YIG 振荡器、VCO（压控振荡器）、PLL+VCO。

1.YIG 振荡器：通常被用作LO，其利用磁场来改变振荡器的频率；
2.VCO（压控振荡器）：VCO的特点是有一个更小的可变范围与YIG振荡器相比，VCO可以比YIG振荡器调谐快得多。
3.PLL+VCO：PLL利用外部输入的参考信号控制环路内部振荡信号的频率和相位，与VCO配合输出更宽LO频率。

在频谱仪中，最为常用就是PLL+VCO构架产生LO信号。为了提高频谱的频率精度，本振LO采用PLL技术，通过一个锁相环（PLL）将输入信号锁定到一个参考信号上（系统的参考时钟）。但是采用PLL的方式，输出信号并不是连续可调，而是步进调节设置，同时步进调节设置依赖于频谱仪设置的分辨率带宽（RBW），因此较小分辨率带宽（RBW）需要PLL较小的调谐步进。否则，输出信号不能覆盖整个扫频范围，而且会造成功率误差。如图2所示，左图表示，PLL的步进调节远大于分辨率带宽，这导致在扫频时，步进跳转过大导致输入信号混频后没有进入到中频滤波器的带内，造成信号的丢失。右图表示，PLL的步进调节大于分辨率带宽，这导致在扫频时，步进跳转不合理导致输入信号混频后没有进入到中频滤波器的通带内，造成信号的功率误差，为了避免以上两种错误，其PLL的设置的步长远低于分辨率（RBW），在实际设计，PLL的调节步进应该小于0.1·RBW（1/10），比如频谱仪设置的RBW为10kHz，那么LO输出的频率步进应该是小于1KHz的，但是在设计LO时，可以考虑LO电路的步进根据RBW设置进行分段调节。

图2 PLL步进和分辨率带宽

对于LO的参考信号，通常由一个温度控制的晶体振荡器(TCXO)产生。为了提高频率精度和长期性稳定性，(OCXO) 振荡器可作为大多数频谱仪的参考时钟。同时为了保持与其他测量仪器同步以及板内源同步，参考信号(通常采用10MHz)可由输入连接器（BNC接口）输入或是采用板内的参考时钟。需要与其他测量仪器同步测试时，采用外部参考时钟和外部触发测量即可。

经过了第一级混频之后，IF1中频输出为3476.4MHz，对于这个信号直接采集，所要付出的代价太大，所以我们需要将IF1中频信号再通过下变频至低频IF2进行采集，如10.7MHz、20.4MHz。这样的就减少了对ADC的采样率的要求。如图3所示，试想一下，如果直接将IF1中频3476.4MHz下变频至20.4MHz,是否可以。理论上是可以实现的，此时LO频率采用3456MHz，那么IF2=20.4MHz，镜像频率为3435.6MHz，这里就会出现一个问题，IF1和镜像信号频率之差只有2*20.4=40.8MHz，为了抑制镜像的干扰，所需要的BPF（带通滤波器）的带宽就非常窄、中心频率高，同时带外对镜像抑制又要非常的强，实际设计实现是比较复杂的。同时由于第一级Mixer的各个端口的隔离度是有限的，那么RF和LO是会泄露到IF1中的，所以直接下变频至20.4MHz,对中频滤波器⑧设计提出了挑战。

图3 二级下变频至第中频IF2

由于IF1=3476.4MHz信号频率高，如果IF2=20.4MHz,需要一个极复杂的滤波器来完成对镜像信号的抑制，中频滤波器⑧需要非常陡峭的带外抑制。如图4所示，因此，将IF1下变频到IF2时，IF2可以采用相对高的频率，如404.4MHz。若中频IF2=404.4MHz，一个固定的LO信号（二级本振）为3072MHz，镜像频率为2667.6MHz。那么，镜像抑制的中频滤波器⑧就很容易实现了。同时带通滤波器的带宽足够大，IF1信号不会受损（即使是对于最大分辨率的带宽）。同时减少总噪声，在二次变频时，对输入信号被放大⑦，放大器的增益可以根据第二级Mixer的-1dB压缩点合理设置。

图4 9KHz~3GHz链路

2.3GHz到7GHz信号前端处理

经过低频段链路的分析，对于高频段分析也具备了一定的基础，3GHz~7GHz频率段，可以直接将输入信号直接转换为固定低IF，使用带通滤波器抑制镜像干扰，此时只要本地振荡器频率范围满足下变频要求即可。如图5所示，3GHz到7GHz信号前端链路。

图5 3GHz到7GHz信号前端链路

在链路中，频谱分析仪的频率范围是从3GHz到7GHz。经过衰减器后，输入信号为由双工器(19) 将输入信号分成9kHz至3GHz和3GHz的到7GHz,并应用于相应的射频前端。在高频部分，信号通过YIG滤波器之后进入到一级混频器当中，YIG滤波器的中心频率对应是此时输入信号的频率，比如输入4.5GHz,那么该YIG滤波器的中心为4.5GHz,同时YIG滤波器除了中心频率可调以外，其还具有非常窄的带宽。前文中，假设直接下变频至低中频20.4MHz,那么对于混频器输入端的带通滤波器而言，滤波器结构比较复杂。同样的对于高频段的链路，直接下变频至20.4MHz,依然会面临这个问题，YIG无法提供如此窄的带宽。所以，高频段IF可以采用相对高的频率，如404.4MHz。这样YIG滤波器能够满足抑制镜像的功能。所以中频可以采用404.4MHz，此时LO的频率范围为：2595.6MHz~ 6595.6 MHz或者3404.4 MHz~7404.4 MHz如果通过软件来完成对两种转换之间切换，就可以在只用一个LO既可以完成频率的转换，此时LO频率范围为：3404.4MHz ~6595.6MHz，可以9KHz~3GHz频率段共用本振。但是输入的信号频率为3GHz~13.6GHz时，本振LO信号频率范围为2595.6MHz~ 13.1954 GHz（，就不能使用低频段的本振。最终转换为 404.4 MHz 中频信号经过中频放大器(23)并通过模拟开关切换到低频路径上完成高频段下变频。

通过面前的链路的分析，对于输入的信号频率为3GHz~13.6GHz时，LO频率范围为2595.6 MHz~ 13.1954GHz，直接由PLL+VCO输出LO信号代价太大。特别是当频谱仪的高达30GHz或是更高的40GHz带宽时，PLL+VCO直接输出LO代价太大。但是可以利用倍频器和器件的非线性来获取高频率的本振信号。

采用倍频器的方式，就是PLL+VCO输出的信号进行倍频，比如2倍、4倍，即可得到高的LO频率了。采用倍频器，可以获得最小的转换损耗，从而保持频谱分析仪的低噪声系数，但是除了乘法器(22)之外，还需要滤波器来抑制乘法后的次谐波，同时混频器的LO输入端必须提供足够高的 LO 电平，因此所需的放大器必须是高宽带的、低失真的。

采用器件的非线性特性时，就是利用器件的非线性产生所需要的谐波，比如2次谐波。采用器件的非线性特性时，通过谐波混合的转换更容易实现，但意味着更高的转换损耗。需要在较低频率范围内的 LO 信号，该信号必须以高电平施加到混频器。由于混频器的非线性和高 LO 电平，只要谐波具有功率就可以用于频率转换。以上就是对高LO获取的方式，最常用的是第一种方式，代价最小。但是这两个方式在实践中的使用取决于价格等级频谱仪。同时这两种方法的组合是可能的。当然在更高频率时，也可以使用外本振。

作者：YELL，来源：面包板社区

链接：https://mbb.eet-china.com/blog/uid-me-3893730.html

登录阅读全文

