高速数字电路仿真设计与测试发展趋势

推荐一家专业的DC-110G高速及射频PCB设计公司~

图 1 PCIE3.0 Base 规范关于 TX 测试点位置和测试方法说明

Base 规范要求信号测试点为器件的管脚，但是在实际系统中通常无法得到。因此规范定义了实际测试点 TP1，但是需要得到 DUT 管脚处的信号就需要去嵌(De-Embedding)从管脚到 TP1这段走线(在PCIE Base规范中对这段走线也有专门的要求，具体详见规范)。因此规范里引入了 Replica Channel，在 Breakout Channel 相邻区域专门设计一段与 Breakout Channel 相同走线特征包括叠层及阻抗控制等要求的链路，然后提取其 S 参数进行去嵌。

典型外部接口标准如 HDMI2.0/Display Port/USB3.x 则通常采用外部电缆进行长距离信号传输，电缆长度一般达 1 米以上。针对这些标准的信号测试方法也产生了很大的变化。以 USB 标准为例，在 USB2.0 时代，定义了 4 个测试点 TP1,TP2,TP3,TP4。其中TP2 和 TP3 分别是 Host 和 Device 的发送端信号测试点：

图 2 USB2.0 测试点定义图

发展到今天 USB3.x 时代，USB-IF 只定义了 Near End(TP0)和Far End(TP1)两个测试点，如下图示：

图 3 USB3.x 测试点定义图

TP0 是信号经过 PHY 物理层芯片后输出到接口连接器的测试点位置，通常只是作为 Informative 测试点，非必须测试。TP1 则是定义从被测设备接口连接器通过测试夹具和 3 米长的参考电缆后的测试位置，表征的是发送端信号经过长传输链路后到远端即接收端的信号，相对于 USB2.0 标准中 Host 发送信号测试主要进行近端眼图测试明显要更加科学。TP1 是 USB3.x 标准中定义的 Normative 测试点，相关测试如眼图和抖动等测试必须进行。在规范定义的早期阶段，引入 3 米长的通过测试验证合格的实物电缆作为 Reference Cable，但是由于不同厂家乃至不同型号电缆间存在的固有差异依然会带来测试争议。因此，USB-IF 协会又定义采用 S 参数文件来替代 3 米长的实物电缆模型的方法。事实上 USB-IF 针对 USB3.x 信号传输链路定义了全面的拓扑模型和各个部件的损耗裕量分配：

图 4 USB3.x 信号传输链路裕量分配示意图

比如对典型的 Std A与Std B 接口连接电缆的 Reference Cable 相关频域参数如下：

图 5 USB3.x 链接电缆 Reference Cable 频域参数图

除了上面介绍的 USB3.x 发送端差分信号设计和测试引入的频域相关参数要求，在其它标准如 HDMI2.0 和 Display Port1.3 中也采用了与 USB3.x 类似的进行远端眼图测试的方法，当然也必然采用 S 参数文件替代 Reference Cable 进行测试。

以上介绍的是消费类电子行业高速串行总线系统引入的越来越多的频域方面设计和测试的发展趋势。

那么在今天的高速数据通信系统标准中串行差分信号传输链路是如何定义的呢？以采用 56G PAM-4 信号传输的 400G Ethernet 为例，根据 IEEE P802.3bs™/D2.2 规范，200GAUI-4/400GAUI-8 定义了芯片与芯片间(C2C:Chip to Chip)互连结构如下图示：

图 6 200GAUI-4/400GAUI-8 定义了芯片与芯片间(C2C:Chip to Chip)互连结构图

走线长度在 25cm 左右，其插入损耗(Insertion Loss)要求如下图示：

图 7 200GAUI-4/400GAUI-8 定义了芯片与芯片间互连链路插损

因此为了确保最终的信号传输系统达到或者满足设计规范要求，各部件的设计裕量也必须在规范定义范围内。

再来看一个新的问题，假如有 3 块背板，一块是插入损耗超标3dB，一块是回波损耗超标 3dB，还有一块是串扰超标 3dB，那么哪一个最终会得到整体最佳的信号传输质量呢？为了解决这个问题，近几年 IEEE 在 802.3bj-2014 规范里基于测量得到的 S 参数针对 10GBase-KR 链路设计还引入了一个新的名词和概念COM-Channel Operating Margin，用于表征从发射端、传输链路和接收端的全部件的品质因素，其根本目标是针对整个传输链路的性能做归一化分析。定义如下：

A s 是计算得到的信号幅度，A ni 是噪 声幅 度。比 如 针对 10GBase-KR 背板链路模型，COM 的测量和分析涵盖了整个系统从 TP0 到 TP5：

图 8 10GBase-KR 链路模型示意图

经过抽象的典型链路模型如下：

图 9 抽象链路模型

COM 概念由 IEEE 引入，PCI-Sig 组织近年也开始关注这一新的测量方法，未来不排除在 5.0 标准上采用这一链路测量方法。

示波器测试主要是验证有源信号的本身的性能，眼图测试、抖动、信号幅度等；而网络分析仪测试主要是问题定位的，一旦出现协议标准通不过就需要网络分析仪来定位的。从当前电子产品研发到上市的流程来看，高速数字电路需要在研发阶段就要考虑到器件、PCB、线缆的传输特性的测试，这样可以大大加快产品的上市时间，让你的产品更快的占领市场。

事实上针对信号传输链路的检定和分析过往在 5Gbps 以下主要采用时域反射计(TDR)进行阻抗分析，传统的采样示波器时域反射计（TDR）进行阻抗测试存在很多弊端，底噪高、测试精度低、静电敏感，随着 Keysight 推出网络分析仪 TDR 测试功能后，已经被多个数字接口标准组织指定为标准测试方法，如 USB2X.0、 HDMI 等。不仅如此，随着数字信号传输的速率越来越高，工作频率已经达到微波频段，工作电路已经演变成为分布参数电路。所以，对高速数字电路测试过程所用到的电路、夹具、线缆、转接头利用网络分析仪测试成为必然。

图 10 电磁信号传输模型

在频域测试经常会碰到 S 参数，S 参数是建立在入射波、反射波关系基础上的网络参数，以器件端口的反射信号以及从该端口传向另一端口的信号来描述电路网络。比如两端口器件 S 参数定义：

图 11 网络分析仪和其原理图

利用网络分析仪实现对 S 参数的测试。矢量网络分析仪的主要由信号源、接收机、信号分离装置、处理显示单元四部分组成。如果不进行校准，那么测得的 S 参数不仅是被测件的，还包括测试系统引入的误差，如测试仪表、线缆、夹具等。幸运的是这些误差都在固定的、符合一定规律的，所以通过校准即可把除被测件以外的影响因素去掉。传统的校准方法都是 SOLT 的双端口同轴校准，随着器件和硬件，还有 PCB 的发展，大部分测试端口并不是同轴端面，所以对于校准的要求也越来越高。有简单的端口延伸的方法、有复杂的 TRL 校准，还有去嵌入和高级的 AFR（自动夹具移除）的方法。在后面两种方法中，校准的关键主要集中在高频夹具本身参数的提取上面。

在高速数字信号传输系统中，使用的更多的是差分信号。一对差分线可以看成四端口网络，单端口 S 参数通过数学变换可以直接等到差分混合 S 参数。这种测试方法叫虚拟差分测试。“虚拟"差分方法是通过数学计算，把测得的多个单端 S 参数转化为差分 S 参数。其实仪器并没有用差分信号去激励被测件，而是把它当成一个单端器件来测量。虚拟差分测试主要在小功率和无源器件测试情况下应用，因为虚拟测试时，由于仪器的 1 端口和 2 端口（单端端口）不能同时输出激励信号，因此不能再现被测件在实际工作状态下的性能。这种没有使用真实差分信号去激励被测件的虚拟方法的精度难以保证。所以，精确表征有源器件的非线性特性，需要用到真差分激励的混合 S 参数测试，即要保证网络分析仪有两个源同时激励。在 Keysight PNA 系列网络分析系列中，可以选择真差分双源激励。PNA 网络分析仪除了频域参数测试以外，通过反傅立叶变换，可以得到在时域下的冲激响应和阶跃响应。在冲激模式下，可以得到被测件的反射点、故障距离等，在阶跃模式下，可以得到被测件在不同位置下的特征阻抗。通过对传输特性的分析还可以测试被测件的眼图等。

图 12 S 参数与时域 TDR/TDT 映射

图 13 PLTS 软件界面图

基于 PLTS+ 网络分析仪的方案，可以很方便的实现信号完整性的测试，包含频域、时域、单端、差分、眼图、RLCG 数据导出，同时支持探针台和多种高级校准功能，直观、简单、精确表征高速数字信号通道的完整参数。网络分析仪不仅可以完成频域测试，也能完成时域测试，且相对于传统时域 TDR 设备具有高动态范围和抗静电的优点。

图 14 网络分析仪实际测试连接图

无论是 USB2.0, 3.0 还是 PAM4 的测试，测试的对象通常是传输线缆、PCB 走线、芯片或电路。通常大家用示波器测试时，对应的标准没有通过，所以要排查从线缆到芯片所有可能问题出现的部位。网络分析之所以测试精度高，主要源于网络分析仪的校准功能，通常网络分析仪的校准是基于同轴器件的校准，如 SMA， N 型、2.4mm、3.5mm。很多数字工程师对这些射频接头并不是非常熟悉，真身照片如下：

图 15 典型射频接头

不同的射频接头截止工作频率是不一样的，SMA 射频接头的截止工作频率到 26GHz，3.5mm 射频接头的截止工作频率可以到 34GHz，2.4mm 射频接头的截止工作频率到 50GHz，而 N 型头的截止工作频率只能到 18GHz，性能好的可以到 26GHz。

网络仪测试校准的端面都可以校准到上面所述的同轴射频微波接头，然而对于高速数字电路所测试的被测件，通常并不是同轴接口。如果要精确测试的话，校准的端面要设置在 DUT 的被测点和芯片管脚，也就是网络仪测试连接图所示的 DUT 测试点，如何在测试结果中去掉仪表、测试线缆、测试夹具的误差？所用的最多的方法就是 TRL 校准和 AFR 夹具移除。

图 16 TRL 校准与 AFR 校准测试结果对比

通过测试 2*Thru 的 S 参数，把 S 参数转换到时域通过矩阵运算再分成两个等效的 S 参数，采用网络分析仪的去嵌功能，得到的测试结果即为 DUT 的测试参数。除了采用 2*Thru 的方法提取夹具参数，也可以采用 Open、Short 的方法进行。不过采用 Open、 Short 的方法与 2*Thru 相比，由于高频时开路电容的效应，在高频时的测试精度会有所下降。

针对多链路的背板 COM 测试，需要多端口差分网络分析仪，假如仅仅考虑主链路的插损和回损测试以及两个相邻差分链路引入的串扰，那么就需要 12 端口以上的网络分析仪，传统台式网络分析仪显然在这一挑战面前力不从心。

为了更好地应对这一挑战，Keysight 推出了基于 PXI 机箱的模块化网络分析仪产品 M937xA 系列，M9375A 支持最高频率26.5GHz，每个模块 2 个端口。对应的 M9018B PXIe 机箱有 18 个槽位，除了 M9037A 嵌入式控制器占用两个槽位外，最多提供16 个槽位也即可以插入 16 个模块最高可以提供 32 端口测试。

除了硬件设备外，Keysight 还在 PLTS2017 版本里增加了新的功能进行复杂的 COM 参数计算。在 PLTS2017 版软件定义了一个复杂的 MATLAB 脚本，用户可以灵活地定义它。再次，PLTS 成功地采用了非常复杂的测试方法，并实现了用户友好的界面，以简化信号完整性工程师的测试。

最终得到的结果如下图示：

以上介绍了在今天的高速数字传输链路设计和测试的一些原理，工具及典型应用。今天时域与频域的界限越来越模糊，联系和融合日益紧密，对数字开发和设计及测试工程师的挑战也日益严峻。