数字时钟逻辑挺简单的,时间发生器生成的时间,通过BIN2BCD转码,再映射到时分秒数码管对应的显示,然后送到数码管的扫描模块,最后送到74HC595输出。但是要把资源利用得高效,就需要一定的技巧。这节课作为上半部分,波波老师会按照最直接的实现逻辑给大家讲述里面的关键点。下节课,将会给大家进一步介绍资源利用的优化方法。
本次课程的工程文件,请在公众号后台发送下面问题的答案获取。
请问:在74HC595模块的代码中,为什么rck信号不与最后一比特的sck的上升沿同时发出高脉冲?
往期回顾
华为大神带你规范做FPGA实例系列
1.从用状态机实现的流水灯中看什么是清晰的逻辑结构——华为大神带你规范做FPGA实例之一
2.PWM驱动RGB三色灯——华为大神带你规范做FPGA实例之二
3.高效使用IP核实现DDS——华为工程师带你规范做FPGA实例之三
5.比仿真更好用!用开发软件自带的逻辑分析功能快速debug——华为工程师带你规范做FPGA实例之五
骨灰级玩家带你玩转树莓派系列
1.搭建使用环境——骨灰级玩家带你玩转树莓派系列之一
硬禾学堂
硬禾团队一直致力于给电子工程师和相关专业的同学,带来规范的核心技能课程,帮助大家在学习和工作的各个阶段,都能有效地提升自己的职业能力。
在过往的每一期硬禾实战营,我们都会通过高强度的封闭式实战项目训练,帮助学员掌握电子系统设计,以及调试过程中每一个环节的规范要点,陪伴他们成长为各自项目里的中坚力量。现在,我们秉承同样的宗旨,在硬禾学堂为大家带来更多的在线课程。
关注硬禾 / 我们一起在电子领域探索前进
硬禾学堂
我们一起在电子领域探索前进
长按识别二维码关注我们
点击左下方“阅读原文”查看更多