了解什么是接地反弹，以及如何通过从 PCB 布局到编程的设计决策来避免它。
大多数本科工程师都不会教 PCB 设计。从某种角度来看，前几代电子产品相当宽容，设计错误仍然允许您创建功能板。我们知道这一点，因为如果您在此业务中花费大量时间查看其他人制作的原理图和 PCB 设计，您将很快发现生产 PCB 上的疏忽、错误和明显错误。您甚至可能在自己过去的设计中发现错误。
这些错误之所以被忽略，部分原因是董事会通常无论如何都可以正常工作——即使只是勉强可以。
但是，随着我们向更小、更快、更低功率的电路发展，我们如何制造电路板将变得非常重要。正如 Eric Bogatin 博士——Teledyne LeCroy 物理学家和自称“信号完整性传播者”所说：
“使用最佳设计实践，除非你有令人信服的理由不这样做。”
本文提供了有关接地反弹原因的信息以及如何在设计中减轻它的一些最佳实践。
接地反弹是一种噪声形式，当 PCB 接地和管芯封装接地处于不同电压时，会在晶体管开关期间发生。
为了帮助解释接地反弹的概念，以下面的推挽电路为例，它可以提供逻辑低或逻辑高输出。
该电路由两个 MOSFET 组成：上部 p 沟道 MOSFET 的源极连接到 Vss，漏极连接到输出引脚。下部 n 沟道 MOSFET 的漏极连接到输出引脚，源极接地。
这两种 MOSFET 类型对 MOSFET 栅极电压的响应相反。MOSFET 栅极处的输入逻辑低信号将导致 p 沟道 MOSFET 将 Vss 连接到输出，并且 n 沟道 MOSFET 将输出与 Gnd 断开。MOSFET 栅极处的输入逻辑高电平信号将导致 p 沟道 MOSFET 将其 Vss 与输出断开，n 沟道 MOSFET 将输出连接到 Gnd。
将 IC 芯片上的焊盘连接到 IC 封装的引脚是微小的键合线。这些机械必需品具有少量电感，由上面的简化电路建模。电路中当然也有一定数量的电阻和电容，它们没有被建模，也不一定需要理解以下概述。
全桥开关的等效电路中显示了三个电感器。电感符号代表封装电感（IC封装设计中固有的电感），电路输出连接到某些组件（不允许浮动）。
想象一下在输入在很长一段时间后保持在逻辑低电平之后遇到这个电路。这种状态会导致上部晶体管通过上部 MOSFET 将电路的输出连接到 Vss。经过一段适当长的时间后，L O和 L A中将存在稳定的磁场，并且 ΔV O、ΔV A和 ΔV B的电位差为0 伏。少量电荷将存储在迹线中。
一旦输入逻辑切换到低电平，上部 MOSFET 就会断开 Vss 与输出的连接，而下部栅极将触发下部 MOSFET 将电路的输出连接到 GND。
这就是有趣的事情发生的地方——输入逻辑发生变化并且结果在整个系统中移动的那一刻。
输出和地之间的电位差导致电流通过下部 MOSFET 从输出向下移动到地。电感器利用存储在其磁场中的能量在ΔV O和ΔVB上建立电位差，试图抵抗磁场的变化。
即使它们是电气连接的，输出和地之间的电位差也不会立即为 0 V。请记住，输出之前为 Vss，而 MOSFET B 的源极之前为 0 V 电位。先前的电位差将导致电流在输出线放电时流动。
在电流开始从输出端流向接地端的同时，封装的电感特性会在 ΔVB和ΔV O之间产生电位差，以试图维持先前建立的磁场。
电感器 L B和 L O改变 MOSFET 源极和漏极电位。这是一个问题，因为 MOSFET 栅极电压以芯片封装上的地为基准。当电路在栅极触发阈值附近振荡时，输入电压可能不再足以保持栅极打开或导致其多次打开。
当电路再次切换时，一组类似的情况将导致在 ΔVA 上建立电位，从而将 MOSFET A 的源极电压降低到触发阈值以下。
在输入改变状态的那一刻，输出和 MOSFET 不再处于定义状态——它们介于两者之间。结果可能是错误切换或双重切换。此外，IC 芯片上共享相同 Gnd 和 Vss 连接的任何其他部件都将受到开关事件的影响。
但接地反弹的影响不仅限于 IC 芯片。正如 ΔVB 强制 MOSFET 源极电位高于 0V 一样，它强制电路 Gnd 电位低于 0V。您看到的大多数描绘反弹的图像都显示了外部效应。
如果您有多个门同时切换，则效果会更加复杂，并且可能会完全破坏您的电路。
您可以在下面的示例中看到反弹。
图 2 显示了来自 BeagleBone Black 计算机的信号线中的显着 Gnd 和 Vss 反弹，LightCrafter cape 已连接并激活。
在这里，在切换过程中，3.3V 线路上会产生大约 1V 的噪声，在最终落入背景线路噪声之前，它会继续在信号线中明显谐振。
噪声不仅限于正在切换的门。开关门连接到 IC 电源引脚，PCB 通常共享公共电源和接地轨。这意味着噪声很容易通过管芯上的 Vss 和接地直接电气连接或 PCB 上的走线耦合传递到电路中的其他位置。
在图 3 中，通道 2（上图中以青色显示）显示了接地和 Vss 在无阻尼信号线中的反弹。这个问题非常严重，以至于它通过电报发送到通道 1 上的不同信号线（以黄色显示）。
减少接地反弹的首选解决方案是在每个电源轨和地之间安装 SMD 去耦电容器，尽可能靠近 IC。远距离去耦电容器的走线很长，会增加电感，因此将它们安装在远离 IC 的地方对您不利。当 IC die 上的晶体管切换状态时，它们会改变 die 上的晶体管和本地电源轨的电位。
去耦电容器为 IC 提供临时、低阻抗、稳定的电位，并定位反弹效应以防止其扩散到电路的其余部分。通过将电容器保持在 IC 附近，可以最大限度地减少 PCB 走线中电感回路的面积并减少干扰。
给新设计师的注意事项：去耦电容器并不总是显示在原理图上，有时也没有在数据表中提及。这并不意味着设计不需要它们。去耦电容器被认为是成功设计的基础，以至于作者会假设您知道您需要它们，有时会将它们从原理图中移除以减少混乱。除非数据表另有说明，否则请选择 100 nf (0.1 uF) X7R 或 NP0 陶瓷。
混合信号 IC 通常具有单独的模拟和数字电源引脚。您应该在每个电源输入引脚上安装去耦电容。 电容器应位于 IC 和连接到 PCB 上相关电源层的多个过孔之间。
多个通孔是首选，但由于电路板尺寸要求，通常是不可能的。如果可以的话，使用铜浇注或泪珠连接过孔；如果钻头稍微偏离中心，额外的铜有助于将过孔连接到走线。
有时，在 IC 附近放置去耦电容实际上是不可能的。但是，如果将其放置在远离 IC 的位置，则会创建一个电感环路，使接地反弹问题变得更糟。幸运的是，这个问题有解决方案。
去耦电容器可以放置在 IC 下方电路板的另一侧。
而且，在绝望的情况下，您可以使用相邻层上的铜在电路板内部制造自己的电容器。这些被称为嵌入式平面电容器，由 PCB 中由非常小的介电层隔开的平行铜浇注组成。这种电容器的附加好处之一是唯一的成本是设计人员的时间。
使用串联的限流电阻来防止过多的电流流入和流出您的 IC。
这不仅有助于降低功耗并防止设备过热，而且会限制从输出线通过 MOSFET 流向 Vss 和 Gnd 轨的电流，从而减少接地反弹。
如果可能，在相邻迹线或相邻层上保留返回路径。由于存在厚芯材料，电路板上第 1 层和第 3 层之间的距离通常是第 1 层和第 2 层之间距离的几倍。信号和返回路径之间任何不必要的分离都会增加该信号线的电感以及随后的接地反弹效应。
让我们评估一个真实世界的电路板示例。在下图中，您可以看到 Arduino Uno 的 PCB 布局。
如您所见，该板有单独的模拟和数字接地返回引脚，这很好。然而，电路板的布局否定了将它们分开的任何积极影响。IC 的数字接地引脚和排针行上的接地引脚之间没有明确和直接的路径。
信号将通过 IC 的迂回路线到达插头引脚，并通过回旋路径返回通过接地引脚。因为 Arduino Uno 是地球上最受欢迎的电路板之一，所以这是一个很好的例子，说明“电路板的布局方式并不重要”。
如果这个示例激起了您的好奇心，请查看我们关于Arduino Uno 硬件设计的文章。
随着开关门数量的增加，接地反弹中断也会增加。如果在您的设计中可能，请以较短的延迟偏移开关门。
例如，您的设计可能会以不同的时间间隔（1 秒、2 秒、3 秒等）闪烁各种 LED，以指示您的设计状态。当所有三个 LED 同时切换时，接地反弹效应对您的电路影响最大。
在此示例中，您可以通过稍微偏移 LED 来减轻接地反弹的影响，从而使它们不完全同步。在 LED 之间引入 1ms 的偏移对于您的用户来说是察觉不到的，但会将地弹效应降低约 3 倍。
接地和 Vss 弹跳是由对快速上升/下降时间的感应响应引起的。通过适当的布局和电路板设计实践，您可以最大限度地减少接地反弹对电路的影响。
一些减少接地反弹的方法包括：
使去耦电容器尽可能靠近您的 IC。
选择上升/下降时间较慢的 IC。
尽可能防止同时切换。
1、深入理解SerDes（Serializer-Deserializer）之一
2、深入理解SerDes（Serializer-Deserializer）之二
3、科普：深入理解SerDes（Serializer-Deserializer）之三
4、资深工程师的ESD设计经验分享
5、干货分享，ESD防护方法及设计要点！
6、科普来了，一篇看懂ESD（静电保护）原理和设计！
7、锁相环(PLL)基本原理 及常见构建模块
8、当锁相环无法锁定时，该怎么处理的呢？
9、高性能FPGA中的高速SERDES接口
10、什么是毫米波技术？它与其他低频技术相比有何特点？
11、如何根据数据表规格算出锁相环（PLL）中的相位噪声
12、了解模数转换器（ADC）：解密分辨率和采样率
13、究竟什么是锁相环（PLL）
14、如何模拟一个锁相环
15、了解锁相环（PLL）瞬态响应
16、如何优化锁相环（PLL）的瞬态响应
17、如何设计和仿真一个优化的锁相环
18、锁相环（PLL） 倍频：瞬态响应和频率合成
19、了解SAR ADC
20、了解 Delta-Sigma ADC
21、什么是数字 IC 设计？
22、什么是模拟 IC 设计？
23、什么是射频集成电路设计？
24、学习射频设计：选择合适的射频收发器 IC
25、连续时间 Sigma-Delta ADC：“无混叠”ADC
26、了解电压基准 IC 的噪声性能
27、数字还是模拟？I和Q的合并和分离应该怎么做？
28、良好通信链路性能的要求：IQ 调制和解调
29、如何为系统仿真建模数据转换器？
30、干货！CMOS射频集成电路设计经典讲义（Prof. Thomas Lee）
31、使用有效位数 (ENOB) 对 ADC 进行建模
32、以太网供电 (PoE) 的保护建议
33、保护高速接口的设计技巧
34、保护低速接口和电源电路设计技巧
35、使用互调多项式和有效位数对 ADC 进行建模
36、向 ADC 模型和 DAC 建模添加低通滤波器
37、揭秘芯片的内部设计原理和结构
38、Delta-Sigma ADCs中的噪声简介（一）
39、Delta-Sigma ADCs中的噪声简介（二）
40、Delta-Sigma ADCs 中的噪声简介（三）
41、了解Delta-Sigma ADCs 中的有效噪声带宽（一）
42、了解Delta-Sigma ADCs 中的有效噪声带宽（二）
43、放大器噪声对 Delta-Sigma ADCs 的影响（一）
44、放大器噪声对 Delta-Sigma ADCs 的影响（二）
45、参考电压噪声如何影响 Delta Sigma ADCs
46、如何在高分辨率Delta-Sigma ADCs电路中降低参考噪声
47、时钟信号如何影响精密ADC
48、了解电源噪声如何影响 Delta-Sigma ADCs
49、运算放大器简介和特性
50、使用 Delta-Sigma ADCs 降低电源噪声的影响
51、如何设计带有运算放大器的精密电流泵
52、锁定放大器的基本原理
53、了解锁定放大器的类型和相关的噪声源
54、用于降低差分 ADC 驱动器谐波失真的 PCB 布局技术
1、免费公开课：ISCAS 2015 ：The Future of Radios_ Behzad Razavi
2、免费公开课：从 5 微米到 5 纳米的模拟 CMOS（Willy Sansen）
3、免费公开课：变革性射频毫米波电路（Harish Krishnaswamy）
4、免费公开课：ESSCIRC2019-讲座-Low-Power SAR ADCs
5、免费公开课：ESSCIRC2019-讲座-超低功耗接收器（Ultra-Low-Power Receivers）
6、免费公开课：CICC2019-基于 ADC 的有线收发器（Yohan Frans Xilinx）
7、免费公开课：ESSCIRC 2019-有线与数据转换器应用中的抖动
8、免费公开课：ISSCC2021 -锁相环简介-Behzad Razavi
9、免费公开课：ISSCC2020-DC-DC 转换器的模拟构建块
10、免费公开课：ISSCC2020-小数N分频数字锁相环设计
11、免费公开课：ISSCC2020-无线收发器电路和架构的基础知识（从 2G 到 5G）
12、免费公开课：ISSCC2020-从原理到应用的集成变压器基础
13、免费公开课：ISSCC2021-射频和毫米波功率放大器设计的基础
摩尔学堂（www.moorext.com）--摩尔学堂专注于半导体人才培训，在线学习服务平台!
