本文将介绍一些最佳布局实践。
以下是一些需要牢记的良好布局目标。
辐射和感应噪声的控制
减少电路不同部分之间的干扰
减少电路面积
有效的热管理
改进的电压调节和电路效率
避免额外的“创可贴”电路，如缓冲器
增强稳定性
注意：不要对这些关键路径使用自动布线——手动布线和设计。
功率转换器电路会产生大电流，这些电流在不同的相位在两个主要回路中循环：关断状态和导通状态，具体取决于 MOSFET 开关的状态（参见图 1）。
这些循环的 3D 几何形状很重要。根据安培定律，在物理回路中运行的电流将形成与电流和回路面积成比例的磁场。根据法拉第定律，该场可以与其他电路环路耦合，在较高频率下耦合更多，从而导致有害的串扰。
因此，总体思路应该是尽量减少这些循环的封闭区域。一种直接的方法是使返回路径与出站路径尽可能共线。
想象一个环形天线被压扁成一条垂直线——它将不再是天线。这就是我们将电线绞在一起以消除耦合噪声的原因。
请注意，如果给定一个无限大的接地层，返回电流自然倾向于直接集中在出站电流下方（参见图 2）。我们应该从大自然中汲取这种暗示，并提供自然的回归路径；否则，将引入环路并辐射。
电路板的预期结果将是出站和返回电流以有序、已知的路径运行。
通常，一个电路有多个接地层：例如模拟、数字和电源。尽管多年来对此的传统看法有所不同，但如果提供了这些自然返回路径，我们就不需要划分接地层。事实上，如果计划外的返回电流必须绕着它走很长的路，分区会使事情变得更糟。
除了智能分区外，自然电流路径可能是最好的解决方案。
当然，一个关键的考虑因素是电源轨进入或起源于板上的位置。如果这些考虑因素在设计人员的控制之下，则应选择这些因素以促进良好的布局。请注意，同样的环路原理也应该应用于 MOSFET 栅极驱动，因为它也有大的尖峰电流。
为了进一步控制辐射发射，“20H 规则”规定，对于间距为 H 的层，我们将所有走线保持在距离板边缘至少 20H 的位置。通常需要使用电源过孔将电源路径推到其他层以获得紧凑的布局——您只需像管理电源路径中的任何其他元素一样管理这些过孔的效果。电感、电阻和通孔总数都会影响路径性能。
敏感的控制电路需要干净的接地。如果我们通过控制器共享的返回路径发送大的脉冲电源返回电流，则会产生电压尖峰，这将扰乱控制器的接地，将噪声注入控制电路，这是非常不希望的。我们使用星形接地来避免这种情况（见图 3）——它使返回路径保持不共享和分离。
在将电源电压旁路至 IC 时，始终首先优先考虑高频元件。避免过孔并直接连接到 IC 引脚。
考虑 IC 制造商的示例布局，如评估板，作为指导。但是，请记住，电路板的叠层和设计目标可能与您的不同——例如，实现最佳热性能而损害其他参数。
对于电源走线，必须设计宽度、长度和厚度以限制电压降和走线电感。在当今的低输出电压下，电压降比以往任何时候都更加重要。
我们需要指导我们的另一个主要定律是电容耦合 - 彼此靠近的两个板（电路节点）将与板面积和它们之间的距离成比例地耦合，在更高频率和更高接收节点处耦合更多阻抗。
例如，电压反馈是通过将检测引脚连接到输出来实现的，并且该信号应远离开关节点和电感器等噪声源。检测引脚节点具有高阻抗，因此更容易受到电容耦合的影响——使其尽可能小并与噪声源隔离。中间的直流平面也可以减少耦合。
具有高dv/dt瞬态的节点（如开关节点）需要保持较小和隔离，同时仍保持足够的电流容量，因此它们不会成为噪声源。
如果一个电源轨有多个负载点，则将有必要的感应点放置折衷——您可以优先选择一个负载或集中放置。如果感应信号是差分的，那很好，但它应该像传输线一样布线。将任何检测电路电阻器放置在 IC 附近。
一块板应该有多少层？更多的层意味着更多的布线空间和更多可以提供屏蔽的电源和接地层，但也意味着更多的过孔和更多的成本。对于现代转换器 IC，您可能应该至少有四层。此外，层数通常不受电源设计人员的控制，由其他考虑因素决定。通常，您拥有的层数越少，您就必须越有创意才能获得有效的布局。
布局也受到热因素的影响，最明显的是 IC 和 MOSFET 的热垫，大部分热量通过热垫传导到电路板，然后辐射到空气中。散热垫尺寸和层数、通孔数量、最高环境温度和可用气流都需要考虑在内。最终，MOSFET 可能需要外部散热器。数据表将包含至少一个热示例，您可以使用这些示例来指导您的热设计。
此外，一定要知道是否要电气连接 IC 焊盘——数据表中并不总是指定。如果您有空间，一个不错的技巧是将焊盘延伸到顶层 IC 的边缘之外，给您一个加热它的地方，以便更轻松地提起 IC。
1、深入理解SerDes（Serializer-Deserializer）之一
2、深入理解SerDes（Serializer-Deserializer）之二
3、科普：深入理解SerDes（Serializer-Deserializer）之三
4、资深工程师的ESD设计经验分享
5、干货分享，ESD防护方法及设计要点！
6、科普来了，一篇看懂ESD（静电保护）原理和设计！
7、锁相环(PLL)基本原理 及常见构建模块
8、当锁相环无法锁定时，该怎么处理的呢？
9、高性能FPGA中的高速SERDES接口
10、什么是毫米波技术？它与其他低频技术相比有何特点？
11、如何根据数据表规格算出锁相环（PLL）中的相位噪声
12、了解模数转换器（ADC）：解密分辨率和采样率
13、究竟什么是锁相环（PLL）
14、如何模拟一个锁相环
15、了解锁相环（PLL）瞬态响应
16、如何优化锁相环（PLL）的瞬态响应
17、如何设计和仿真一个优化的锁相环
18、锁相环（PLL） 倍频：瞬态响应和频率合成
19、了解SAR ADC
20、了解 Delta-Sigma ADC
21、什么是数字 IC 设计？
22、什么是模拟 IC 设计？
23、什么是射频集成电路设计？
24、学习射频设计：选择合适的射频收发器 IC
25、连续时间 Sigma-Delta ADC：“无混叠”ADC
26、了解电压基准 IC 的噪声性能
27、数字还是模拟？I和Q的合并和分离应该怎么做？
28、良好通信链路性能的要求：IQ 调制和解调
29、如何为系统仿真建模数据转换器？
30、干货！CMOS射频集成电路设计经典讲义（Prof. Thomas Lee）
31、使用有效位数 (ENOB) 对 ADC 进行建模
32、以太网供电 (PoE) 的保护建议
33、保护高速接口的设计技巧
34、保护低速接口和电源电路设计技巧
35、使用互调多项式和有效位数对 ADC 进行建模
36、向 ADC 模型和 DAC 建模添加低通滤波器
37、揭秘芯片的内部设计原理和结构
38、Delta-Sigma ADCs中的噪声简介（一）
39、Delta-Sigma ADCs中的噪声简介（二）
40、Delta-Sigma ADCs 中的噪声简介（三）
41、了解Delta-Sigma ADCs 中的有效噪声带宽（一）
42、了解Delta-Sigma ADCs 中的有效噪声带宽（二）
43、放大器噪声对 Delta-Sigma ADCs 的影响（一）
44、放大器噪声对 Delta-Sigma ADCs 的影响（二）
45、参考电压噪声如何影响 Delta Sigma ADCs
46、如何在高分辨率Delta-Sigma ADCs电路中降低参考噪声
47、时钟信号如何影响精密ADC
48、了解电源噪声如何影响 Delta-Sigma ADCs
49、运算放大器简介和特性
50、使用 Delta-Sigma ADCs 降低电源噪声的影响
51、如何设计带有运算放大器的精密电流泵
52、锁定放大器的基本原理
53、了解锁定放大器的类型和相关的噪声源
54、用于降低差分 ADC 驱动器谐波失真的 PCB 布局技术
55、干货！《实用的RFIC技术》课程讲义
56、如何在您的下一个 PCB 设计中消除反射噪声
1、免费公开课：ISCAS 2015 ：The Future of Radios_ Behzad Razavi
2、免费公开课：从 5 微米到 5 纳米的模拟 CMOS（Willy Sansen）
3、免费公开课：变革性射频毫米波电路（Harish Krishnaswamy）
4、免费公开课：ESSCIRC2019-讲座-Low-Power SAR ADCs
5、免费公开课：ESSCIRC2019-讲座-超低功耗接收器（Ultra-Low-Power Receivers）
6、免费公开课：CICC2019-基于 ADC 的有线收发器（Yohan Frans Xilinx）
7、免费公开课：ESSCIRC 2019-有线与数据转换器应用中的抖动
8、免费公开课：ISSCC2021 -锁相环简介-Behzad Razavi
9、免费公开课：ISSCC2020-DC-DC 转换器的模拟构建块
10、免费公开课：ISSCC2020-小数N分频数字锁相环设计
11、免费公开课：ISSCC2020-无线收发器电路和架构的基础知识（从 2G 到 5G）
12、免费公开课：ISSCC2020-从原理到应用的集成变压器基础
13、免费公开课：ISSCC2021-射频和毫米波功率放大器设计的基础
摩尔学堂（www.moorext.com）--摩尔学堂专注于半导体人才培训，在线学习服务平台!
