降低功耗一直是开发者不断努力的主要方向之一。
步入数字时代，人工智能芯片的需求在不断增长，推动着SoC设计朝着规模更大、速度更快且更加智能的趋势发展。芯片越复杂，功能越强大，功耗也随之越高，相应的，低功耗设计、功耗分析、功耗验证和功耗签核也越困难。
为应对这些挑战，开发者必须通过运行现实世界的软件负载来系统级地解决这些问题，确保设计经过足够长的有效序列测试来发现漏洞。在功耗的约束下，软件驱动硬件已经成为影响设计的关键因素。硬件仿真是一种可扩展的技术，能够满足这些设计的规模要求，以足够快的速度运行，并允许使用现实世界的软件负载。
制定功耗签核计划可以让开发者在功耗验证时信心倍增。在本文中，我们将详细介绍如何使用Zebu Empower进行全芯片功耗签核。
对全芯片功耗签核进行仿真
有哪些挑战
为签核选择正确的仿真周期是一大挑战。假设你已经有了最好用的硬件仿真工具，那么接下来你要如何确定自己选择的仿真周期符合最典型的平均功耗和峰值功耗呢？
也许开发者们觉得自己可以做出一个有根据的合理的猜测，但是在功耗分析方面，现有测试并不一定适用。事实上，在单个区块上使用定向单元级测试可能与SoC环境中该IP的实际应用不太相似。因此，开发者可能会决定针对高功耗场景创建新的测试用例，比如说，通过启用最多的功能模块和最大的数据交互来开启功耗，在这种压力极大的用例中测试峰值功耗。
当然，开发者也可以选择一个测试基准，如Dhrystone，并在启用全部设计功能的条件下运行该基准的若干部分。但这种做法就类似于在打开所有的灯和电器后才去检查电表的情况。
功耗向量的选择也很重要。如果在带反标时序的网表仿真中运行功耗向量，那么一旦所选功耗向量不合适，那签核结果就没有意义，还可能会漏掉目标软件在真实工作中会遇到的一些真实场景。功耗缺陷由此产生。
ZeBu® Empower仿真系统
推动快速功耗验证
众所周知，开发者必须使用目标软件或至少是真实的软件在功能上验证设计，而在有效时间范围内完成该验证的最佳方法是使用仿真或FPGA原型。这两者都可以让开发者以足够快的速度启动操作系统并运行真正的应用程序代码。在这样的环境中启动功耗分析和功耗签核，开发者能够更加准确地使用真正具有代表性的周期和操作条件来签核功耗。
新思科技ZeBu® Empower仿真系统是业界功能最强大、性能最高的硬件仿真系统，可以真正实现软件驱动的功耗分析和签核。ZeBu® Empower凭借其突破性的性能可加速软硬件的的功耗验证，支持每日多次迭代，并在全芯片设计及其软件工作负载下进行可操作的功耗分析。软硬件开发者们可以使用利用使用功耗分布图，来更早地改善动态功耗和泄漏功率。此外ZeBu Empower解决方案还将关键功耗区块和时间窗口引入到新思科技PrimePower®功耗签核的解决方案中，以加速RTL功耗分析和门级功耗签核。
ZeBu Empower
精确定位签核窗口
从数十亿个活动周期中找到最重要的功耗窗口，再使用PrimePower引擎运行完全反标注的功耗签核对开发者来说也是巨大挑战。通过渐进式放大将整个软件执行时间框架（通常为数十亿个周期）中的高活动区域可视化，从而准确识别数百万个周期中的较小功耗窗口，之后通过ZeBu Empower解决方案放大这些较小的功耗窗口来执行更准确的功耗分析，开发者们可以进一步确定功耗峰值和平均功耗，以及可用于功耗签核的更小功耗窗口（数千个周期），最终实现更精确的签核结果。
通过使用RTL、后期合成网表以及后期布局和路由网表执行功耗分析可以提高分析的精确性。其中，后期布局和路由分析通过使用实时数据（SDF）、实时RC寄生数据（SPEF）和技术库数据（.lib））并结合PrimePower解决方案实现精准的功耗签核。这一签核解决方案为芯片开发者提供了准确的门级功耗分析报告，以便及时进行设计优化从而达到功耗目标。
PrimePower解决方案支持包括平均功耗、峰值功耗、故障功耗、时钟网络功耗、动态和泄漏功耗以及多轨功耗在内的功耗分析，以及通过RTL和门级模拟、仿真和无矢量分析开展的活动。通过与新思科技PrimeTime®黄金行业标准计时和信号完整性分析及估算解决方案紧密集成，PrimePower技术扩展了PrimeTime解决方案，为门级设计实现了准确捕捉动态功率和功耗泄露的分析及估算。
结语
ZeBu Empower系统的功耗感知仿真与PrimePower解决方案相结合，是基于真实系统级软件和真实系统级事件下的功耗特性来实现全芯片功耗签核的最快途径。
