集成电路封装技术现状分析与研究

半导体工艺与设备 2022-02-17 10:31

【应用手册】TI 全新MCU及C29内核的电动汽车应用方案 如何提升高压系统的实时性能?

0 引言

半导体技术的创新发展加速了封装行业的发展，高性能计算、高频高速、高可靠低延迟和微系统集成等需求推动了封装内天线(Antenna in Package,AiP)、FC、2.5D/3D、硅通孔(Through Silicon Via,TSV)、系统级封装（System in Package，SiP）、扇出（Fan-out）封装等先进封装技术的应用。本文分析芯片封装技术的发展历程，指出SiP封装技术具有较大的发展潜力和优势。在此基础上，介绍目前主流的先进封装技术并给出集成电路封装技术未来的发展方向。

1 集成电路封装技术发展现状

半导体封装是对制成晶圆进行切割、划片、装片、焊线、键合、封装、电镀、成型等一系列工序，将芯片封装在基板引线框架上并增加防护层。作为半导体行业中的传统领域，半导体封装一直在不断推陈出新，封装规格和种类不断向小型化、高密度和高性能方向发展。随着市场需求的变化和芯片技术的进步对集成电路制造工艺提出了很高的要求。

半导体封装技术分为以通孔插装封装，表面贴装封装，球型矩阵封装、晶圆级封装(Wafer Level Package，WLP)和倒装芯片，多芯片组装（Multi Chip Module，MCM）、SiP和三维立体封装（3D）等新型技术以及系统单芯片（System on Chip，SoC）封装、TSV、微电子机械系统（Micro Electro Mechanical System，MEMS）封装、Fan-out封装等新型技术为主的5个阶段。

随着半导体制程特征尺寸缩小越来越困难，摩尔定律是否已经到达极限成为半导体业界乃至整个社会所关注的问题[1,2]。集成电路微观尺寸已趋向原子极限，必然要通过各种集成封装技术来解决该瓶颈问题，先进封装技术的发展所带来的芯片水平扩展和垂直堆叠能够在很大程度上降低半导体产品的设计和制造难度，实现晶体管密度和芯片整体性能的双提升，起到引领芯片行业进步的关键作用。

随着摩尔定律接近物理极限，封装技术也呈现出两种发展路径：

（1）SoC技术，将具有多个功能的系统集成于单个芯片上实现。

（2）SiP技术，将多种单功能单元，如处理器、存储器等芯片集成于同一个封装内，实现一个基本完整的功能。

SoC和SIP技术比较类似，它们都是将包含逻辑部件、内存部件，甚至被动部件的系统集成到一个单元中。SoC基于系统单芯片设计思路，将组成系统的各个组件高度整合在单块芯片上。SiP基于封装的角度，将不同芯片通过并排与叠加的封装工艺，使这些具有不同功能的有源器件和可选的无源器件，包括含有MEMS及光学元件等器件集成组装为整体，实现具有一定功能的标准组件。

2 SiP封装技术

SiP技术是把多个具备不同功能的有源电子器件和可选无源元件，包括含有MEMS以及光学元件等器件集成组装为整体，从而实现具有一定功能的标准组件。从组成结构来看，SiP技术是将处理器、存储器等功能IC整合到一个封装内，通过将不同IC实现并排或叠加的封装形式，实现具有完整功能的系统。摩尔定律促进了芯片性能的不断向前推进，但是PCB板这些年并没有发生太大变化，PCB线宽也没变化，基本维持在3mil(约75μm)，因此处理器和内存之间的连线密度和数量也保持不变。内存输出位宽等于处理器和内存之间的连线数量，在这些年间受到PCB板工艺的限制一直为64bit。由于要提升内存带宽只有提高内存接口操作频率，因此PCB成为整个系统性能提升的瓶颈。

SiP将多个半导体芯片和无源器件封装在同一个芯片内[3]，组成一个系统级的芯片，而不再用PCB板来作为承载芯片连接之间的载体，系统级封装内部走线的密度可以远高于PCB走线密度，可以解决PCB的性能限制问题。SiP技术具有尺寸小、开发周期短、成本低、高生产效率、简化系统开发、高性能的优势。

3 主流封装技术

近年来，新兴技术和产品对先进封装技术提出了更高要求，封装技术得到快速发展。随着集成电路产品更趋向于高性能、低功耗、微型化、高集成、高可靠性以及低价格，封装技术从DIP、SoP等中低端产品向SiP、芯片级封装（CSP）、晶圆级封装（WLP/WLCSP）、2.5D/3D（TSV）封装等技术方向发展。

3.1 IC封装技术

TSV技术可实现芯片之间垂直叠层互连，不需要引线键合，是实现多功能、高性能、高可靠且更轻、更薄、更小的系统级封装最有效的技术途径之一。3D TSV是在Z轴将芯片进行多层堆叠，需要将不同材料、种类和尺寸的裸芯片在垂直方向上进行叠层键合，实现机械和电气互连。3D TSV封装技术主要用于CMOS、存储器、移动电话RF模组、MEMS、GPU/CPU和功率半导体器件等应用。

WLP技术通过先对整片晶圆进行封装测试，而后再进行切割从而获得成品芯片的技术，封装获得的芯片尺寸和裸片相同。晶圆级封装具有两大优势：将芯片I/O分布在IC芯片的整个表面，使得芯片尺寸达到微型化极限。直接在晶圆片上对众多芯片封装、老化和测试，从而减少常规工艺流程，提高封装效率。

传统WLP技术一般利用Fan-in方式，适用于较低I/O数量的类型。Fan-in WLP利用重布线层（ReDistribution Layer，RDL）和凸点（Bumping）等核心制程路线。Fan-in WLP主要用于模拟和混合信号芯片，无线互联、CMOS图像传感器中部分也采用Fan-in WLP技术。Fan-out封装是采用晶圆重构工艺，将芯片重新埋置在晶圆内，再依据和标准WLP工艺相似的技术实现封装，获得的实际封装面积可大于芯片面积，在面积扩展的同时能通过其他有源组件和无源器件构成SiP。Fan-out WLP能够扇出封装面积，对焊球数量和间距不做特殊约束，应用较广泛。

3.2 封装技术比较

WLP和3D技术是两种完全不同技术路线的封装工艺，目前虽有很多3D技术能够应用于WLP封装，但不能将这些3D工艺归类到WLP范畴。在现有3D封装技术中，TSV是能够实现最短及最直接的垂直连接技术。Fan-out WLP相比Fan-in WLP，能更大程度地降低封装厚度，增加I/O数量，并提升电气性能和散热性能。

3.3 未来发展方向

先进封装技术正在向系统集成、高速、高频、三维、超细节距互连方向发展。为满足多芯片三维系统集成的要求，多种扇出技术不断得到应用，如高密度TSV/FO扇出技术。在5G领域，针对终端设备微型化的趋势，为降低信号衰减，引入天线和射频前端模块一体化集成的AiP技术，推动了系统级封装的发展。先进封装技术趋向于多功能化和系统化发展，HI、WLP、SiP等技术在封装行业得到深入应用。HI可以实现不同工艺节点的晶粒通过2.5D及3D堆叠技术封装在一起。随着具备模块化和定制化优点的芯粒（Chiplet）模式的深入应用，WLP技术也获得了较大发展，在很大程度上也降低了设计、制造与封装成本。随着摩尔定律发展趋缓，封装技术成为电子产品小型化、多功能化及降低功耗和提高带宽的重要手段。先进封装技术未来将朝着更多I/O数、更轻薄，器件封装微小化、复杂化和集成化以及三维高密度这3个方向发展。

4 结束语

SiP封装技术在尺寸和质量、功耗和性能、成本和应用等一系列对比中优势明显，SiP封装技术的发展越来越受到行业的重视。本文通过对半导体封装技术的发展历程和当今先进封装技术发展的论述和分析可以看出，芯片先进封装技术的研究和应用是突破摩尔定律极限的重要手段。同时SiP封装技术的应用也是超越摩尔定律的重要实现路径。封装技术发展迅速，创新动力强劲，正向系统集成、高速、高频、三维、超细节距互连方向发展。

登录阅读全文

