英特尔最近公布了一项专利，可能是其未来GPU设计的基础——它利用了多芯片模块（MCM）方法。英特尔在专利中描述了一系列协同工作以提供单帧的GPU，英特尔的设计表明了工作负载的层次结构，由主图形处理器协调整个工作负载。并且英特尔将MCM作为整体构建的必要步骤，以解决硅设计人员在追求高性能中的问题，如不断增加裸片尺寸所带来的可制造性、可扩展和供电问题。
根据英特尔的专利，由多个图形绘制调用指令传送到“多个”图形处理器。实质上，第一图形处理器运行整个场景的初始绘制通道。此时，图形处理器只是创建可见性（和障碍）数据，由该处理器决定渲染什么。然后，在第一次通过期间生成的一些图块会转到其他可用的图形处理器。根据该初始可见性传递，他们将负责准确地渲染与其瓦片相对应的场景，这表明每个瓦片中的图元或显示没有要渲染的地方。
因此，英特尔似乎正在考虑将基于图块的棋盘渲染（当今GPU中使用的一项功能）与分布式顶点位置计算（在初始帧传递之外）集成在一起。最后，当所有图形处理器都渲染了他们的单帧拼图（包括着色、照明和光线跟踪）时，它们的工作成果被拼接起来，以在屏幕上呈现最终图像。理想情况下，这个过程每秒会发生60、120甚至500次。英特尔对多芯片性能扩展的希望就这样摆在我们面前。
最后，英特尔使用AMD和Nvidia显卡在 SLI 或 Crossfire 模式下工作的性能报告来说明经典多GPU配置的潜在性能提升。当然，呈现的结果总是低于真正的MCM设计。
但是，英特尔的专利在架构层面的细节比较模糊，并且其尽可能多的涵盖其他领域。例如，它允许设计、覆盖多个协同工作的图形处理器或只是图形处理器的一部分。该方法适用于“单处理器桌面系统、多处理器工作站系统、服务器系统”以及用于移动的片上系统设计 (SoC)。
正如英特尔所称的那样，这些图形处理器或实施例子被描述为接受来自 RISC、CISC 或 VLIW 命令的指令。
随着半导体小型化的速度放缓，英特尔必须找到在保持良好良率的同时扩大性能的方法。与此同时，他们必须在架构上进行创新，半导体制造工艺越来越复杂和奇特，所需的制造步骤越来越多，掩模数量越来越多，最终集成了极紫外光刻 (EUV) 应用。
一段时间以来，英特尔一直在研究等式中的收益递减部分：增加晶体管密度变得越来越难，而进一步增加裸片面积会降低晶圆产量。唯一的解决方案是将几个较小的模具配对在一起：拥有两个正常工作的 400 平方毫米模具比拥有一个完全工作的 800 毫米模具更容易。
例如，自第一代以来，AMD就凭借着基于MCM的Ryzen CPU取得了巨大成功。AMD仍然提供基于MCM的GPU。我们也知道 Nvidia 也在积极探索 MCM 设计其未来的图形产品，遵循其新的可组合封装GPU (COPA)设计方法。这场竞赛已经进行了很长时间，甚至在AMD推出Zen之前就已经开始。
第一家部署MCM GPU设计的公司应该比其竞争对手具有优势，更高的产量有助于更高的利润或更低的市场定价。由于AMD、英特尔和英伟达这三家公司都与台积电相同的制造节点签约，在可预见的未来，每一个微小的优势都可能产生潜在的巨大市场影响。
*声明:本文系原作者创作。文章内容系其个人观点,我方转载仅为分享与讨论,不代表我方赞成或认同,如有异议,请联系后台
