电磁兼容设计中无法忽视的高频效应

在中低频或直流情况下，电容就是一个储能组件，只表现为一个电容的特性，但在高频情况下，它就不仅仅是个电容了，它有一个理想电容的特性，有漏电流（在高频等效电路上表现为R），有引线电感，还有导致电压脉冲波动情况下发热的ESR（等效串联电阻），如图：

从这个图上分析，能帮我们设计师得出很多有益的设计思路。

首先，按照常规思路，Z＝1／(2πfC)，Z是电容的容抗，应该是频率越高，容抗越小，滤波效果越好，即越高频的杂波越容易被泄放掉，但事实并非如此，因为引线电感的存在，一颗电容仅仅在其1/2πfc=2πf L等式成立的时候，才是整体阻抗最小的时候，滤波效果才最好，频率高了低了都会滤波效果下降，由此就可以分析出结论，为什么在IC的VCC端都会加两颗电容，一颗电解电容，一颗陶瓷电容，容值一般相差100倍以上，用来增加电容的滤波带宽。

解决方法：

使用BDL滤波器代替原来的多颗普通退耦电容。

BDL是一种新生代电容器。在高频状态下，BDL的专利性内部结构大大降低了高频寄生效应。在高频下因其平衡的内部结构，具有更好滤波及去耦作用

理解BDL的平衡特性，必须先了解其物理结构，从图可知：

1. 一个标准的旁路电容是由连接到A和B两极上的交替平行电极板组成。 

2. BDL加入了两个并联的参考电极G1、G2，他们平行的印刷在A、B两电极间，构成法拉第屏蔽笼，或构成同轴线结构，来达到平衡，降低自身ESL。

这种专利性的结构带给我们的就是BDL拥有比普通电容更宽的滤波频带，原来需要多颗普通电容的滤波频段现在只需一颗BDL滤波器就可以解决，且和结构类似的穿心电容相比不受通流量的限制。

电感和电容是有点相反的器件，一个“通低阻高”；一个“通高阻低”。如果暂时忽略分布电容，电感的阻抗主要由两部分组成：一部分是电阻成分（R）,另一部分是感抗成分(fL),即：

Z=2πfL

电阻成分来自于绕制电感的导线的电阻和磁芯的损耗。作为电磁干扰抑制用的电感，希望电阻成分越大越好。因为电阻可以将干扰能量转换为热量消耗掉，而感抗仅是将干扰能量反射回信号源。

电感的阻抗虽然在形式上是随着频率的升高而增加的，但是在不同的频率范围内，性质是完全不同的。

1.  频率很低时：磁芯的磁导率较高，电感的电感量大，电感的电阻成分较小，阻抗以感抗为主，是一个低损耗、高Q值特性的电感。

2.  频率较高时：随着频率的升高，磁芯的磁导率降低，导致电感的电感量减小，感抗成分减小。但是，这时磁芯的损耗增加，则电阻成分增加，阻抗变成以电阻成分为主。因此，当高频信号通过铁氧体时，电磁能量以热的形式耗散掉。

解决办法：

不管是共模电感还是差模电感，磁芯的材料是选择重点。作为差模电感磁芯使用时，磁芯材料的饱和特性是最重要的，作为共模电感磁芯使用时，往往更关心磁芯材料的磁导率。

作为差模电感磁芯使用的材料一般有两种：一种是铁粉芯，另一种是铁镍钼芯。铁粉芯价格较低，但是在400Hz电流条件下使用时，可能会产生过热问题。这两种材料的最大优点是不易饱和。但是磁导率较低。

作为共模电感磁芯的材料主要是铁氧体材料，常用的有锰锌铁氧体和镍锌铁氧体两种。锰锌铁氧体的直流磁导率虽然较高，但是随着频率升高下降很快；另外，由于这种磁材的导电性较好，会在绕组-磁芯之间产生较大的分布电容，因此仅适合于低频的场合。镍锌铁氧体的直流磁导率较低，但是能保持到较高的频率。另外，这种磁材的电阻较大，适合于频率较高的场合。

PCB布线的高频等效特性（如图），无论高低频，走线电阻都是客观存在，但对于走线电感，则只在较高频时候才可以显现得出来。另外就是还有一个分布电容的存在，但是，在导线附近没有导体的时候，这个分布电容有也是白搭，就像没有男人，女人也不能生孩子一样，这是一个需要两个导体才可以发挥的作用。所以要重点关注由于线缆或PCB布线引起的共模噪声。

共模辐射是电路中存在不希望的电压降造成的，此电压降使系统中某些部分处于高电位的共模电压，当外部电缆与系统连接时，外部电缆在共模电压的作用下被激励，形成辐射电场的天线。

所以设备设计时要考虑好外部电缆的滤波和内部线束的布局和布置

解决方法：

1.控制电缆长度

在满足使用要求的前提下，尽量使用短的电缆。但电缆长度往往受到设备之间连接距离的限制，不能随意缩短。而且，当电缆的长度不能减小到波长的1/2一下时，减小电缆长度的效果也不明显。

线缆和线缆之间的间距不宜太近，否则会因为导线分布电容的存在而导致信号线缆之间出现串扰，当然，信号线对地线的耦合那又最好是近一点，这样，信号线上的波动干扰可以方便的泄放到地线上去。

2.减小共模电压

减小共模电压，目的是减小共模电流。当共模回路阻抗一定时，减小共模电压就可以减小共模电流。

1. 电缆接口处设置干净地：干净地没有噪声电压，将电缆连接到这个地线上，可以有效地减小共模电压。通常将干净地与金属机箱连接起来，以进一步减小共模电压。

   

2. 强干扰电路远离I/O端口：高速数字脉冲电路、振荡器电路、时钟电路等在工作时会产生较强的干扰，这些电路要尽量远离I/O接口电路，防止干扰耦合到I/O电缆上，

3. 屏蔽内部电缆：当内部电缆较长时，会更容易感应出较高的共模电压，这时可将内部电缆屏蔽起来，屏蔽层与金属机箱需用低阻抗连接起来。

3.增加共模电流环路阻抗

1. 断开电路板与机箱之间的连接（仅低频段有效）；

2. 在电缆上或接口端串联共模扼流圈：共模扼流圈能够对共模电流形成较大的阻抗，而对差模信号没有影响，因此使用上很简单，不用考虑信号失真的问题，并且共模扼流圈不需要接地，可以直接加到电缆上。

4.共模滤波

还有一个解决电缆辐射的有效方法，那就是对电缆进行共模滤波。共模滤波的原理是利用低通滤波将电缆上的高频共模电流成分滤除掉，这些高频电流时引起电缆辐射问题的主要原因。

5.屏蔽电缆

1. 屏蔽层直接遮挡了电缆中差模信号回路的差模辐射；

2. 为共模电流提供一个返回共模噪声源的路径，减小共模电流的回路面积。

用屏蔽电缆控制共模辐射的关键时要为共模电流提供一个低阻抗的通路，使共模电流同过屏蔽层流回到共模电压源，电缆屏蔽层提供的共模电流通路的阻抗由两部构成：一部分是屏蔽层本身的阻抗；另一部分是电缆屏蔽层与金属机箱之间的搭接阻抗。因此，要构成一个低阻抗通路，不仅要求电缆本身屏蔽层的质量要好（射频阻抗低），而且电缆屏蔽层与金属机箱之间的搭接阻抗要尽可能低。保证电缆屏蔽层与机箱之间的低阻抗搭接的方法是屏蔽层在360°范围内与机箱连接。也就是说，电缆的屏蔽层与金属机箱构成一个完整的屏蔽体，这与机箱是否接地无关。

综上，本文为大家重点阐述了电路设计中所不可忽视的一些高频效应，也提出了一些行之有效的解决办法，希望能为大家在后续的产品设计时提供帮助。

韬略科技EMC

创建中国

最具价值的

EMC生态体系

长按二维码关注