面包芯语

续集来了：上回那个“吃鸡”成功的IC人后来发生了什么？

陌上风骑驴看IC 2022-01-13 07:45
汽车照明的秘密武器，竟然是…… 工程师速看！中端示波器软件升级“隐藏福利”曝光
上回，
我们说了一个IC人成功”吃鸡“的故事。

一家初创或中小型IC设计公司如何绝地求生？
走出“缺人”、“缺钱”、“赶时间”困局，
在一众竞争者中杀出重围。
详细故事情节戳这里：
《缺人！缺钱！赶时间！初创IC设计公司如何“绝地求生”？》

然而。。。。

他突然发现剧情有了新的展开

当初创IC设计公司变成腰部企业或者说成长型IC设计公司，他们面临的局面和手中的牌面也发生了巨大的变化。

我们先说一下成长型IC设计公司的定义：


1、成立时间2-5年
2、已经IPO上市或上市前夕
3、获得国家大基金/行业巨头注资或知名VC投资
4、拥有自主研发技术和自有品牌的芯片或IP产品
5、芯片产品已经量产或进入主流OEM供应链
6、有本地机房，服务器规模有几十台
7、可能存在多个site
8、正在转向先进制程
9、公司规模50-500人




成长型IC公司面临的新局面



先来看看局面的变化。

局面一：成长型IC设计公司往往已经IPO上市或处于上市前夕，要对投资人和股东负责，需要不断扩张，获取超额利润；

局面二：既面临初创企业来抢占新市场的竞争，也要面对跨领域巨头的异军突起；

局面三：芯片设计行业，关键看市场窗口期。抓住了，短时间迅速成为这个细分赛道上的头部，风光2-3年后，市场可能就萎缩或者失去优势利润空间变薄，要不断寻找下一个，下下一个窗口。

在不断扩张，不断抓下一个市场窗口的过程中，对于成长型IC设计公司而言，关注的重点和使用场景与初创企业有很大的不同。

前方进度条高能激活

进度条渐入佳境 

进度条稳得一批

进度条后劲不足

进度条开始报警

进度条拉满



成长型IC公司手里的三张牌



成长型IC公司手中的牌面如下：

01

研发


研发人员上百人，有1-2个IT支持；
仿真任务在本地跑得慢，动不动一跑一个月；
大概率没有CAD，IT跟研发沟通存在“代沟”。

02

资源


周期性存在突发算力高峰需求，涉及到先进制程问题更加显著；
每次调整制程，都面临新的资源预估，永远估不准；
可能需要某些内部不可用的内存和计算资源。

03

管理


在几个不同城市都有site，不同设计中心的人员各自为政；
研发人员资源用量申请混乱，有人超用，有人浪费；
有的机器没人用，有的机器一堆人抢。



成长型IC公司的四大痛点和解决思路



成长型IC设计公司最迫切需要解决的是什么？

第一、迅速弥补高峰算力缺口，包括资源数量和不可用的资源类型，缩短迭代周期，提升研发效率；
第二、Burst to Cloud混合云模式：正常使用本地机器，同时利用大规模云上资源来满足高峰需求（此条暗含一条隐藏需求，把本地的单机使用模式，变成集群化模式来管理）；
第三、多地协同的一体化研发设计平台，自动化管理；
第四、专业的CAD服务。
生活的本质就是
一锤接着一锤

摆在面前的有三条路：
1、老模式，老办法，自建本地数据中心，满足第一条需求。
这种模式需要合理准确的需求预测，专业的IT团队，大量的前期金钱和时间投入和后期的维护人力物力，只能不断扩张（不能减少）。
按高峰算力采购硬件资源势必会造成的本地资源利用率低下，浪费人力物力财力，还需要漫长的建设时间。

2、找云厂商，满足第一条需求，第二条需求的云上部分。
先假设找一家，试图在云上自己搭一套环境。
大体上会按照把本地机房搬到云上的办法，本地怎么做，云上也怎么做。
如果你的IT部门不熟悉云架构，不了解云的运行方式，这个跨越可能会有点痛苦。云跟本地完全不一样，运行方式不一样，计费模式不一样，存储模式不一样。所以你可能可以在云上运行起来，但如果你只是在云上复制在本地的一切，你可能没办法最大化利用云的价值。而且，不正确的选择可能会导致延误或成本超支。
 
如果涉及到两家或者更多家云厂商，问题就会变得更复杂：每家云厂商都有一套自有的使用方式，地域分布和计费模式，学习与迁移成本非常高。
有多高呢？可以看看我们的《六家云厂商价格比较：AWS/阿里云/Azure/Google Cloud/华为云/腾讯云》
 
3、IT项目外包，满足第三条需求，第二条需求的本地部分，可能会有第四部分。
这条路主要解决的是本地IT管理问题，对于第一条的研发效率问题，帮助不大。
资源无法预估造成的算力缺口或浪费问题仍然存在。

唉，一个能打的都没有……


有没有第四条路？
有。
我们的端到端快速交付的一站式IC研发设计平台，四条需求一起满足。


更多落地方案细节
我们展开说说

欢迎扫码添加小F微信，免费获取完整版白皮书

所以
故事到这里结束了吗？


关于fastone云平台在EDA及其他行业应用上的具体表现，可以点击以下应用名称查看：
HSPICE │ Bladed │ Vina │ OPC │ Fluent │ Amber │ VCS │ LS-DYNA │ MOE │ Virtuoso │ COMSOL

 - END -

我们有个为应用定义的EDA云平台
集成多种EDA应用，大量任务多节点并行
应对短时间爆发性需求，连网即用
跑任务快，原来几个月甚至几年，现在只需几小时
5分钟快速上手，拖拉点选可视化界面，无需代码
支持高级用户直接在云端创建集群 

扫码免费试用，送300元体验金，入股不亏~

更多电子书
欢迎扫码关注小F（ID：imfastone）获取

你也许想了解具体的落地场景：
这样跑COMSOL，是不是就可以发Nature了
Auto-Scale这支仙女棒如何大幅提升Virtuoso仿真效率？
1分钟告诉你用MOE模拟200000个分子要花多少钱
LS-DYNA求解效率深度测评 │ 六种规模，本地VS云端5种不同硬件配置
揭秘20000个VCS任务背后的“搬桌子”系列故事
155个GPU！多云场景下的Amber自由能计算
怎么把需要45天的突发性Fluent仿真计算缩短到4天之内？
5000核OPC大规模上云，效率提升53倍
提速2920倍！用AutoDock Vina对接2800万个分子
从4天到1.75小时，如何让Bladed仿真效率提升55倍？
从30天到17小时，如何让HSPICE仿真效率提升42倍？

关于为应用定义的云平台：
这一届科研计算人赶DDL红宝书：学生篇
缺人！缺钱！赶时间！初创IC设计公司如何“绝地求生”？
速石科技获元禾璞华领投数千万美元B轮融资
一次搞懂速石科技三大产品：FCC、FCC-E、FCP
速石科技成三星Foundry国内首家SAFE™云合作伙伴
EDA云平台49问
国内超算发展近40年，终于遇到了一个像样的对手
帮助CXO解惑上云成本的迷思，看这篇就够了
花费4小时5500美元，速石科技跻身全球超算TOP500


登录阅读全文
免责声明： 该内容由专栏作者授权发布或作者转载，目的在于传递更多信息，并不代表本网赞同其观点，本站亦不保证或承诺内容真实性等。若内容或图片侵犯您的权益，请及时联系本站删除。侵权投诉联系：  nick.zong@aspencore.com！
陌上风骑驴看IC 闲情偶寄，谈天说地，拔草锄地
评论 （0）
  • 三、《芯片从技术到产业全景揭秘》芯片的制造
    三、芯片的制造1、制造核心流程 （1）晶圆制备：以高纯度硅为基底，通过拉晶、切片、抛光制成晶圆。 （2）光刻：光刻、离子注入、薄膜沉积、化学机械抛光。 （3）刻蚀与沉积：使用干法刻蚀（等离子体）精准切割图形，避免侧壁损伤。 （4）掺杂：注入离子形成PN结特性，实现晶体管开关功能。2、材料与工艺创新 （1）新材料应用： 高迁移率材料（FinFET中的应变硅、GaN在射频芯片中的应用）； 新型封装技术（3D IC、TSV硅通孔）提升集成度。 （2）工艺创新： 制程从7nm到3nm，设计架构由F
    碧海长空 2025-04-15 11:33 234浏览
  • 芯资讯｜WTL580微波雷达：重新定义智能电子锁人体感知与交互体验
    一、智能门锁市场痛点与技术革新随着智能家居的快速发展，电子门锁正从“密码解锁”向“无感交互”进化。然而，传统人体感应技术普遍面临三大挑战：功耗高导致续航短、静态人体检测能力弱、环境适应性差。WTL580微波雷达解决方案，以5.8GHz高精度雷达感知技术为核心，突破行业瓶颈，为智能门锁带来“精准感知-高效触发-超低功耗”的全新交互范式。二、WTL580方案核心技术优势1. 5.8GHz毫米波雷达：精准感知的革命全状态人体检测：支持运动、微动（如呼吸）、静态（坐卧）多模态感知，检测灵敏度达0.1m/
    广州唯创电子 2025-04-15 09:20 109浏览
  • 四、《芯片从技术到产业全景揭秘》芯片封测技术及应用场景
    四、芯片封测技术及应用场景1、封装技术的发展历程 （1）DIP封装：早期分立元件封装，体积大、引脚少； （2）QFP封装：引脚密度提升，适用于早期集成电路。 （3）BGA封装：高密度互连，散热与信号传输优化； （4）3D封装：通过TSV（硅通孔）实现垂直堆叠，提升集成度（如HBM内存堆叠）； （5）Chiplet封装：异质集成，将不同工艺节点的模块组合（如AMD的Zen3+架构）。 （6）SiP封装：集成多种功能芯片（如iPhone的A系列SoC整合CPU、GPU、射频模块）。2、芯片测试 （1
    碧海长空 2025-04-15 11:45 236浏览
  • 国际金融论坛（IFF）科技金融委员会启动大会 暨首届科技金融圆桌会议成功举办
    2025年4月13日（中国武汉）——在全球经济分化与地缘政治不确定性加剧的背景下，科技与金融的深度融合已成为推动创新与繁荣的关键动力。为实现科技创新、产业进步和金融发展有机结合，发挥金融对科技创新和产业进步的支持作用，国际金融论坛（IFF）科技金融委员会启动大会暨首届科技金融圆桌会议于4月13日在湖北省武汉市武汉产业创新发展研究院成功举行。同时，IFF科技金融委员会由国际金融论坛IFF与武创院联合成立。本次大会汇聚了来自政府、产业与学术研究机构及金融等多领域的精英，共同探讨科技金融如何更好地服务
    华尔街科技眼 2025-04-15 20:53 69浏览
  • 一、《芯片从技术到产业全景揭秘》芯片的发展历程
    一、芯片的发展历程总结：1、晶体管的诞生（1）电子管时代 20世纪40年代，电子管体积庞大、功耗高、可靠性差，无法满足计算机小型化需求。（2）晶体管时代 1947年，贝尔实验室的肖克利、巴丁和布拉顿发明点接触晶体管，实现电子信号放大与开关功能，标志着固态电子时代的开端。 1956年，肖克利发明晶体管。（3）硅基晶体管时代 早期晶体管采用锗材料，但硅更耐高温、成本低，成为主流材料。2、集成电路的诞生与发展 1958年，德州仪器工程师基尔比用锗材料制成世界上第一块含多个晶体管的集成电路，同年仙童半导
    碧海长空 2025-04-15 09:30 147浏览
  • 芯资讯｜WT3000T8语音合成芯片TTS在智能收款机中的创新应用设计方案介绍
    一、智能语音播报技术演进与市场需求随着人工智能技术的快速发展，TTS（Text-to-Speech）技术在商业场景中的应用呈现爆发式增长。在零售领域，智能收款机的语音播报功能已成为提升服务效率和用户体验的关键模块。WT3000T8作为新一代高性能语音合成芯片，凭借其优异的处理能力和灵活的功能配置，正在为收款机智能化升级提供核心技术支持。二、WT3000T8芯片技术特性解析硬件架构优势采用32位高性能处理器（主频240MHz），支持实时语音合成与多任务处理QFN32封装（4x4mm）实现小型化设计
    广州唯创电子 2025-04-15 08:53 124浏览
  • 语音芯片技术赋能：一体化方案重塑学爬玩具低成本开发新范式 ——以WT588F02B-C014为核心的超省BOM成本方案解析
    一、引言：智能化趋势下的学爬玩具开发挑战随着早教理念的普及，学爬玩具作为婴幼儿早期运动能力开发的重要工具，市场需求持续增长。然而，传统学爬玩具开发面临多重挑战：需集成红外遥控、语音交互、电机控制等多模块，开发周期长、硬件成本高；复杂的红外编解码与语音功能实现依赖工程师深度参与，技术门槛陡增。如何以更低成本、更快速度打造差异化产品，成为行业亟待解决的痛点。二、传统开发模式痛点分析硬件冗余红外接收模块、语音芯片、主控MCU分立设计，导致PCB面积增加，BOM成本攀升。开发周期长需工程师独立完成红外协
    广州唯创电子 2025-04-16 08:40 79浏览
  • 开展倒计时|2025成都工博会，科士威在成都等您来！
    展会名称：2025成都国际工业博览会（简称：成都工博会）展会日期：4月23 -25日展会地址：西部国际博览城展位号：15H-E010科士威传动将展示智能制造较新技术及全套解决方案。 2025年4月23-25日，中国西部国际博览城将迎来一场工业领域的年度盛会——2025成都国际工业博览会。这场以“创链新工业，共碳新未来”为主题的展会上，来自全球的600+ 家参展企业将齐聚一堂，共同展示智能制造产业链中的关键产品及解决方案，助力制造业向数字化、网络化、智能化转型。科士威传动将受邀参展。&n
    科士威传动 2025-04-14 17:55 90浏览
  • AI赋能，健康无界：WT2605C语音芯片智能血压计的个性化设计方案
    一、引言：健康管理数字化浪潮下的血压监测转型在慢性病高发与老龄化加剧的双重压力下，家庭健康监测设备正从“被动测量工具”向“主动健康管家”演进。传统血压计虽能提供基础数值，却无法解决用户的核心痛点：数据如何解读？异常如何干预？风险如何预防？WT2605C芯片方案的诞生，通过“AI对话+云端互联+个性化服务”三重技术突破，重新定义了血压计的价值边界——它不仅是一台测量仪器，更是一个全天候在线的健康管理生态系统。二、传统血压计的局限与用户需求升级1. 功能单一性困境数据孤岛：仅显示收缩压/舒张压数值，
    广州唯创电子 2025-04-16 08:55 87浏览
  • 二、《芯片从技术到产业全景揭秘》芯片的设计
    二、芯片的设计1、芯片设计的基本流程 （1）需求定义： 明确芯片功能（如处理器、存储、通信）、性能指标（速度、功耗、面积）及目标应用场景（消费电子、汽车、工业）。 （2）架构设计： 确定芯片整体框架，包括核心模块（如CPU、GPU、存储单元）的协同方式和数据流路径。 （3）逻辑设计： 通过硬件描述语言（如Verilog、VHDL）将架构转化为电路逻辑，生成RTL（寄存器传输级）代码。 （4）物理设计： 将逻辑代码映射到物理布局，涉及布局布线、时序优化、功耗分析等，需借助EDA工具（如Ca
    碧海长空 2025-04-15 11:30 184浏览
我要评论
0
0
点击右上角，分享到朋友圈 我知道啦
请使用浏览器分享功能 我知道啦