科技导报 | 芯耀辉受邀参与撰写并发表《Chiplet 技术发展现状》一文（内附文章）

在应科技导报的邀请下，国内十多位Chiplet技术专家协力撰写了题为《Chiplet技术发展现状》的文章。该文深入探讨了Chiplet技术的核心概念和原理，详细介绍了其基本组成要素深刻剖析了技术上的挑战，同时也探讨了国内在Chiplet技术领域的发展机遇。

在Chiplet架构的芯片设计中，由于多个芯粒要进行互连，因此在每个芯粒的边缘会设计很多用于互连的信号，当芯粒之间的带宽需求变得很高，这些互连信号的数量也会变得很多，从而引起信号和电源完整性问题。

互连信号质量会影响芯粒的信号抖动、均衡等指标，引起芯粒互连信号质量的问题源头主要来自凸点（bump）布局。bump的布局不仅和芯粒内的布局规划（floor-plan）有关，还和封装基板走线有关，引起信号完整性问题的主要因素为阻抗不连续、噪声耦合。阻抗不连续表现为 bump 阻抗不连续，走线阻抗不连续和过孔（via）阻抗不连续，噪声耦合主要表现为信号bump间的耦合和走线间的交叠。

阻抗不连续是信号完整性领域影响信号传输质量的一个重要因素^[28]，特别是对于Chiplet这样的跨尺度系统，横跨纳米维度的芯片级别和毫米维度的封装级别，存在着大量的因为尺度转换造成的阻抗不连续的问题^[29]。例如，信号从芯片到硅转接板，会在 2 个尺度的交界面-微焊球（micro bump）处出现阻抗的变化，另外在硅转接板内部，BEOL（back end of line，后端）金属各层连接的Via和TSV都会造成阻抗的不连续^[30]，同时也要考虑走线导致的阻抗不连续。因此，对这些影响阻抗的关键位置进行阻抗优化设计，对于保持信号的完整性，有着至关重要的意义。噪声耦合通常发生在信号非常密集的 Chiplet应用场景。HBM接口是 Chiplet中最常见的一种并行接口，其数据 I/O 数已达到 1024 bit，所以在 Chiplet中通常会有大量的TSV孔及RDL设计，上千个数据信号间会因电感和电容效应产生噪声耦合。

此外，基板层通常被其他高速数字信号、时钟、串行数据总线通道填满，串扰效应严重阻碍了单引脚数据传输能力的提升。所以，噪声耦合给Chiplet设计中高速信号传输的稳定性带来巨大的挑战。针对以上 2 个因素，一般采用如图 28 所示的bump 布局和走线方案。通过优化阻抗和屏（shielding）来减少其对信号质量的影响。

另外，不同地方的电流密度，会引起电源网络的可靠性问题。Chiplet技术的典型应用是AI/高性能计算等芯片，芯片本身工作功率较高，工作电流可达 200 A，设计者必须仔细设计 Interposer/基板上的电源结构，保证较小的直流压降、电流密度和交流电源噪声。同时还需要模拟多种芯片工况反转所导致的电压降，很难处理的硅转接板上的精细结构也是Chiplet设计的电源完整性的挑战之一。

Chiplet芯片比起传统的封装结构，具有更高的集成度，同时多芯片的集成，也带来了电源噪声去耦合的挑战。相较于传统在 PCB（印制电路板）或BGA（ball grid array，球状引脚栅格阵列）封装的背面进行添加表贴去耦电容（decoupling capacitor）的方式，先进封装可能需要更高性能的去耦电容。因此，MIM（metal-insulator-metal，金属-绝缘体-金属）这种方式的堆电容（stacked capacitor）和在 3D方向有延展的沟电容（trench），得到了广泛的应用。沟电容是通过深入到硅基底中形成的，相当于从2D到 3D的拓展，设计难度较传统的 2D设计更高，对于空间在 3D 方向的尺寸有一定的要求，而 MIM电容存在于不同的金属层中间，可以有效地利用芯片面积，但工艺复杂，成本较高。

鸣谢：

郝沁汾 中国科学院计算技术研究所，博士生导师

李孟璋 芯耀辉CTO兼全球总裁

陈建诚 芯耀辉系统讯号完整性资深经理

王小锋 芯耀辉资深SIPI工程师

魏小博 芯耀辉资深测试主管工程师

杨   耕 芯耀辉设计总监

参考文献：

[28] 虞振洋 . 基于多物理场耦合特性的电气设备分析与设计[D]. 南京: 南京航空航天大学, 2015.
[29] Pu B. Design of 2.5D interposer in high bandwidth memory and through silicon via for high speed signal[J].IEEE, 2020, doi:10.36227/techrxiv.12950261.
[30] Kim J, Chekuri V C K, Rahman N M, et al. Chiplet/interposer co-design for power delivery network optimization in heterogeneous 2.5-D ICs[J]. IEEE Transactionson Components, Packaging and Manufacturing Technology, 2021, 11(12): 2148-2157.

原文摘要：

Chiplet （芯粒）技术是近年来兴起的新一代集成电路技术，因其具有提升良率、突破光罩极限、芯片架构灵活、芯片组件技术供应货架化等特点，受到产业界的广泛重视。为进一步推动Chiplet技术在中国的发展，梳理了Chiplet技术的应用场景，分析了Chiplet中的各种核心组件技术，阐述了在Chiplet技术开发中可能出现的各种技术挑战，回顾了中国Chiplet标准的发展情况，最后针对中国发展Chiplet技术提出了建议。

作者团队：
项少林 合肥复睿微电子有限公司
郭   茂 上海市微电子材料与元器件微分析专业技术服务平台
蒲   菠 宁波德图科技有限公司
方刘禄 芯耀辉科技有限公司
刘淑娟 湖北江城实验室
王少勇 超聚变数字技术有限公司
孔宪伟 中国电子技术标准化研究院
郑    拓 芯和半导体科技（上海）股份有限公司
刘   军 无锡芯光互连技术研究院
赵   明 无锡芯光互连技术研究院
郝沁汾 中国科学院计算技术研究所
孙凝晖 中国科学院计算技术研究所

下载该篇报道的完整版

Chiplet技术发展现状.pdf