传智驿芯联手Arteris，利用创新NoC技术驾驭复杂SoC设计

2023年9月20日，由传智驿芯科技和Arteris联合举办的技术研讨会——“利用创新NoC技术驾驭复杂的片上系统（SoC）设计”在上海成功举办。西安交通大学任鹏举教授，Arteris中国区技术支持高级经理冯存荣，传智驿芯科技首席战略官时昕博士围绕片上互连网络（Network on Chip，NoC）技术从学术和应用等不同维度分别发表了主题演讲。

在与全球系统IP的先进提供商Arteris的密切合作下，传智驿芯科技将针对中国市场的多样化需求布局基于NoC技术开发设计的解决方案，以及Safety Island、Die to Die等子系统IP 产品矩阵，加速国产SoC（System on Chip）处理器芯片设计。

技术研讨会上，西安交通大学任鹏举教授针对片上网络设计中最基本和最关键的概念及知识进行讲解，重点介绍网络拓扑结构、路由算法、流控制、路由器的微体系结构以及缓存一致性的通讯需求。任教授不仅是西安交通大学人工智能与机器人研究所副所长，还担任中国人工智能产业发展联盟芯片组秘书长，他提出片上互连网络是多核/众核处理器的关键技术，随着集成电路半导体工艺的发展，单芯片内将会集成越来越多的处理内核，多核芯片的出现使得传统处理器研究重心逐渐由追求单一内核的计算能力转移到片上通讯能力的研究，进而充分组织和发掘多核芯片的并行处理能力。片上互连网络的设计方法为多核芯片的通讯互连提供了一种卓尔有效的解决方案，从高性能计算机到嵌入式片上系统（SoC），该设计方法已经被越来越多的多核芯片所采用，成为了SoC技术中的核心内容之一。通过任教授的讲解，不仅可以让更多工程师理解片上网络这一先进技术，同时还能启发大家去探索更加先进的片上网络设计方案。

西安交通大学 任鹏举教授

来自Arteris中国区的技术支持高级经理冯存荣先生，曾多年从事数字IP技术支持、芯片设计及架构等工作。他表示，片上网络互连 IP可以大幅度改进片上通信和数据流，利用 FlexNoC 物理感知 NoC IP 可以加速 SoC 创建。Arteris 的 FlexNoC 5 是领先的片上网络互连 IP，被全球顶级半导体和系统设计团队广泛采用，可加速片上系统的开发。最新一代 FlexNoC 5 互连及其集成的物理感知技术，有助于帮助客户缩短芯片设计周期，同时减少互连面积和功耗的特定应用封装。

Arteris中国区的技术支持高级经理冯存荣先生

时昕博士深耕IP&EDA以及SoC芯片行业二十余年，肩负传智驿芯科技首席战略官的重任。在他看来，多核/众核处理器对突破摩尔定律的限制有很大帮助。集成电路工艺在摩尔定律的驱使下飞速发展，单位面积上的晶体管数量不断增加，需要SoC集成度不断提升，处理器核之间的互连架构必须能够提供具有较低延迟和高吞吐率的服务，并且具有良好的可扩展性，片上网络正成为一项挑战。

国内芯片设计企业通常面临着既要缩短产品的上市时间，又要能够提供足够差异化的压力，传智驿芯致力于以SoC内核心的互连网络为起点的子系统IP及SoC芯片设计方案的开发，凭借领先的IP&EDA工具和国内顶尖车规设计经验，以及Arteris产品及技术的助力，帮助芯片设计客户在市场竞争中取得优势。

传智驿芯科技首席战略官 时昕博士

未来，随着片上系统SoC的性能需求越来越高，片上互连网络将势必成为多核/众核处理器的的关键技术。传智驿芯科技将继续与Arteris强强联合，以NoC IP服务、子系统IP开发、芯片设计服务等业务扎根中国市场，从而加速国产SoC处理器芯片设计。

关于传智驿芯科技

传智驿芯科技致力于子系统IP及SoC芯片设计方案的开发，核心团队成员拥有超二十年IP、SoC芯片和汽车电子行业经验，曾成功研发出超二十款百万片级芯片产品，目前在上海、南京设立研发中心。

公司拥有领先的IP&EDA工具和国内顶尖车规级芯片设计经验，在Arteris产品及技术基础上针对中国市场开展自主研发，核心业务主要涵盖基于NoC技术开发设计的解决方案、子系统IP开发、芯片设计服务等。

关于Arteris

Arteris是系统IP的先进提供商，包括 片上网络 (NoC) 互连 IP 和 IP 部署 技术两部分，可加速各种电子产品的系统级芯片（SoC）半导体开发和集成。垂直应用包括汽车、移动、消费电子、企业数据中心、5G 通信、工业和物联网，利用 AI/ML 等技术和功能安全为 宝马、博世、百度、 Mobileye、 三星、东芝和 恩智浦等客户提供服务。Arteris IP产品包括FlexNoC® 互连IP，Ncore® 缓存一致性IP，CodaCache® 独立末级缓存，ISO 26262 安全，人工智能，自动时序收敛 和Magillem SoC 集成自动化以及寄存器管理CSRCompiler。Arteris IP 产品可以帮助客户提升性能、降低功耗和面积、提高设计复用效率、加快 SoC 开发速度，从而降低开发和生产成本。

责编：Johnson Zhang