广告

芯原NPU IP荣获“中国半导体创新产品和技术”奖

2022-11-26 芯原 阅读:
芯原此次获奖的NPU IP是高度可扩展、可编程的计算机视觉和人工智能处理器,支持终端、边缘端及云端设备的人工智能运算升级。该NPU IP可满足多种芯片尺寸和功耗预算……

近日,“第十五届中国半导体创新产品和技术”评选结果在2022世界集成电路大会的开幕式上揭晓,芯原股份凭借其Vivante®神经网络处理器IP (NPU IP) 在集成电路产品和设计技术领域荣获“中国半导体创新产品和技术”奖。

芯原此次获奖的NPU IP是高度可扩展、可编程的计算机视觉和人工智能处理器,支持终端、边缘端及云端设备的人工智能运算升级。该NPU IP可满足多种芯片尺寸和功耗预算,是具成本效益的优质神经网络加速引擎解决方案,已应用于物联网、可穿戴设备、智能家居、智能电视、安防监控、服务器、汽车电子、智能手机、平板电脑,以及智慧医疗等十余个市场领域。此外,芯原的NPU IP还可以结合芯原自有的其他处理器IP,对传统的处理器技术进行创新的人工智能升级。公司的AI-ISP系列、AI-Video技术,以及AI和GPGPU的结合等,都在相关行业龙头客户的产品中发挥了显著作用。

截至目前,已有超过60家客户将芯原NPU IP应用于110余款人工智能芯片中。在全球顶尖的苏黎世联邦理工学院 (ETH Zurich) 计算机视觉实验室 (Computer Vison Lab) 发布的《AI Benchmark IoT性能榜单》中,位列前5的处理器中就有3款芯片内置了芯原的NPU IP。

由中国半导体行业协会举办的“中国半导体创新产品和技术”评选活动,作为国家和工信部有关文件明确批准保留的产业表彰项目,已连续举办了十五届,一直受到业界的广泛关注。本届评选活动在中国电子材料行业协会、中国电子专用设备工业协会、中国光伏行业协会、中国电子报社以及地方行业协会的支持下,经过形式审查、初步评审,以及专家委员会评审 (分四个组、六个方向) 等环节,最终从215个申报项目中评选出34个获奖项目,包括集成电路产品和设计技术,集成电路制造技术,集成电路封装与测试技术等领域的创新产品和技术。

 

 

 

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
您可能感兴趣的文章
  • Rambus宣布推出业界首款HBM4控制器IP,以加速下一代AI工作负载 Rambus的HBM4控制器IP还具备多种先进的特性集,旨在帮助设计人员应对下一代AI加速器及图形处理单元(GPU)等应用中的复杂需求。这些特性使得Rambus在HBMIP领域继续保持市场领导地位,并进一步扩展其生态系统支持。
  • 谈谈Lunar Lake的低功耗设计:听说x86做不了低功耗? 一直听说x86指令集天生做不了低功耗,真的是这样吗?这篇文章着重谈谈酷睿Ultra二代是怎么考量低功耗的,有没有可能做到低功耗...
  • 范式要变:EDA企业的市场发展机会在哪儿? 今年的CadenceLIVE中国用户大会上,Cadence谈到在芯片领域之外,数据中心、生命科学、航空航天等系统设计领域的仿真技术应用相当有限,这对Cadence而言是重要的市场机会。与此同时AI技术的发展,也在推动着市场前行...
  • SoC设计与IP管理息息相关 对于大多数片上系统(SoC)设计而言,最关键的任务不是RTL编码,甚至不是创建芯片架构。如今,SoC主要是通过组装来自多个供应商的各种硅片知识产权(IP)模块来设计的。这使得管理硅片IP成为设计过程中的主要任务。
  • 英特尔利用EDA工具支持EMIB封装 英特尔的嵌入式多裸片互连桥(EMIB)技术,旨在解决异构集成多芯片和多芯片(多芯粒)架构日益增长的复杂性,在今年的设计自动化大会(DAC)上掀起了波澜。它提供了先进的IC封装解决方案,包括规划、原型设计和签核,涵盖了2.5D和3D IC等广泛的集成技术。
  • 摩尔定律之殇:浅析“埃米工艺”的几个关键技术点 在苹果A17 Pro芯片率先采用3nm工艺以后,今年底PC处理器也将全面进入3nm时代。聚焦于2025年的显然就是2nm、20A及18A工艺了——半导体尖端制造工艺进入所谓的埃米时代。本文除了谈到埃米级工艺的关键技术点和三大代工厂的工艺计划表,还将探讨埃米时代不同以往的行业特征。
相关推荐
    广告
    近期热点
    广告
    广告
    可能感兴趣的话题
    广告
    广告
    向右滑动:上一篇 向左滑动:下一篇 我知道了