采用低成本45纳米及以上工艺，瑞萨改进CMIS*1晶体管性能

瑞萨科技公司（Renesas）日前宣布，开发出一种具有45nm（纳米）及以上工艺的微处理器和SoC（系统级芯片）器件低成本制造能力的超高性能晶体管技术。新技术利用瑞萨开发的专有混合结构——公司在2006年12月以前发布的一种先进技术——改善了CMIS*1晶体管的性能。

像以前的技术一样，新的半导体制造技术有一个采用氮化钛（TiN）金属栅极的P型晶体管，以及一个采用传统多晶硅栅极的N型晶体管。不过，新的P型晶体管采用两层栅极结构，而不是单层栅极，以更有效地控制门限电压*2。而且，新型混合结构利用应变硅制造技术来提升驱动电流能力。与以前的瑞萨混合结构相比，这些创新产品的性能大约提高了20%。重要的是，新型结构可以实现低成本制造，因为它不需要对目前的制造工艺进行重大改变。

一个包含40nm栅极长度晶体管的实验芯片已经制造完成。对这个芯片的测试数据证实了其全球顶级水平的驱动性能：在1.2V电源电压条件下，N型晶体管为1,068μA/μm，P型晶体管为555μA/μm。

降低门限电压同时增加驱动电流能力

新开发的芯片制造技术的第一个元件是新型P型晶体管栅极结构，它包括两层氮化钛层。高介电系数层分别是CVD-TiN层和PVD-TiN层，多晶硅根据这个顺序堆积在一个硅衬底上。PVD-TiN层要比CVD-TiN层致密，因此可以抑制硅从多晶硅电极扩散进入CVD-TiN层，从而防止增加门限电压的特性变化。更重要的是，实际上两个TiN层可降低晶体管的门限电压大约100 mV，达到满足低漏电器件的水平。

新开发技术的其他应用是已经在先进半导体器件中广泛采用的应变硅技术。该技术可以用于瑞萨混合结构，因为真正结构的CMIS晶体管制造工艺非常类似于传统的CMOS工艺晶体管。这种应变硅技术可改善双向驱动性能。它可以使通道部分变形，通过电流形成一条路径。它还可以扩展或缩小硅晶格间距，使电子和空穴更容易移动。