揭秘：哪些验证工具将影响工程师的设计？

最近，Synopsys公司的电子邮件用户组(ESNUG)的主持人John Cooley对818位工程师就新验证工具的使用情况展开了一项普查，结果显示，越来越多的工程师正远离专用的验证语言，并持续拥抱Verilog语言，此外，在仿真过程中出现了从Cadence的工具转向采用Synopsys公司的工具的苗头。

验证工具调查还曝光了两家初创型的企业：一家是从事“功能质量认证”的初创企业Certess，该公司3月在公众面前亮相，但是尚未发布任何产品；另一家是正采取秘密行动的初创企业Nusym，同样，也没有作出任何产品方面的发布。

这次验证工具调查从3月份开始，问卷被发往ESNUG邮件列表的25,000成员，总共818名用户回答了12个问题调查。目前所回答的是调查结果的第一部分。

根据Cooley提供的消息，调查的目的是测量“心灵占有率”，或者说，要了解工程师实际上都在使用什么EDA工具进行验证？数字以百分比的形式给出，这些数字通常都超过了100%，因为许多工程师选择了多种工具。该调查报告还包括许多受访者的文字注释。

从这次验证工具普查可见，与2005年由Cooley主持的调查相比，对Cadence公司Specman "e"语言和Synopsys公司Vera语言的使用出现了下滑。“两者都不用”的比例从2005年的43%上升到2007年的57.1%。Specman "e" 的使用率从29%下降到了18.2%，与此同时，Vera的使用率从27%下降到了20.7%。此外，81.7%的受访者认为，像Specman "e"语言和Vera语言这样的专用功能验证语言将在5年内消失。

Cooley总结说：“看来SystemVerilog以及(在较少程度上)SystemC的应用最终要了结因采用Vera和'e'验证语言所带来的长痛，”他指出，“我确实注意到一些狂热的Specman 'e'用户仍然非常热衷于他们现在所使用的语言。”

当受访人被问及目前他们使用哪一家公司的VHDL或Verilog仿真器时，答案跟2005年比相当一致，只有Cadence工具的使用率有所下降。Cadence NC-Sim的使用率从27%下滑到了24.3%，而NC-Verilog的使用率从21%下跌到18%。据Cooley报道，Cadence公司2005年的“心灵占有率”是51%，到2007年则为44.1%；相比之下，Synopsys的“心灵占有”从2005年的47%攀升到2007年的53.2%；Mentor Graphics仍然维持在35%的“心灵占有率”。

“我认为，这种变化可能源于Synopsys(和Mentor)都热心地推广应用System Verilog，而Cadence一直对其避而远之且持袖手旁观的态度。”

Verilog在调查中展示了至高无上的地位，55.3%的受访者说他们只运行Verilog仿真，18%的受访者表示所运行的“大多数是Verilog”仿真工具，4%的人表示仅仅运行VHDL仿真，而16.4%的受访人表示运行的“大多数是VHDL”仿真，而两种仿真都运行的人均为6.5%。“VHDL坚定的用户大多数是美国军事项目承包公司(一些公司，并不是全部)及欧洲公司，”Cooley写道。Certess Certitude覆盖工具获得了用户的一些正面评价， 一位工程师说，该工具“把错误注入到被测器件(DUT)中并运行，如果你捕捉到它的话，你会赞叹不已。它们用一种形式的覆盖以找到覆盖各种错误所需要的测试，然后，可以做重大的优化，所以，它们不需要针对每一个错误来运行每一个测试。”

一些参与调查的受访者对Nusym提供的测试版验证工具印象深刻，这家公司非常引人注目，但是，尚无产品发布。一位受访人表示，Nusym的产品使覆盖和测试生成自动地进行。“如果你在分析模式运行Nusym，它将为你的设计提供一些架构分析，深入剖析一些信号在设计中被使用的情况，”这位受访人写道，“Nusym的除错功能让你运行单一特殊的事务以再现一个缺陷，而不是必须运行长序列或事务以获得一个缺陷。”

由该调查还获得一些其它结论。

跟Cadence和Synopsys公司“免费”的杂七杂八工具和覆盖工具相比，Atrenta Spyglass的销售很艰难，但是，25.9%的受访者使用它并且“许多工程师喜欢它，”Cooley说。

Novas诊断工具的使用一直呈上升之势，特别是Verdi，其使用率从2005年的9%攀升到2007年的20.8%。与2005年的30%相比，使用Debussy的受访人增加到了33.1%。但是，来自Cadence、Synopsys和Mentor的内建诊断工具也获得了广泛的应用。

最后，SystemC SCV验证库在2007年的使用率仅仅为6.9%。