Avago的SerDes核心在65nm工艺中得到验证

Avago日前在65nm CMOS工艺技术中验证了其SerDes核心。这推进了SerDes(串行/解串)ASIC核心设计的发展，使其从当前的90nm主流工艺技术进入到了65nm工艺技术。Avago嵌入式SerDes通道的出货量已经突破2500万，这进一步加强了其为构建下一代网络、计算机和存储硬件的OEM提供创新的嵌入式SerDes核心的领导地位。

Avago的嵌入式SerDes知识产权(IP)核心实现了极低的抖动性，可以根据需求将多条SerDes通道集成到一个65nm CMOS(互补金属氧化物半导体)芯片上，每条通道的工作速率高达12.5Gbps。此外，新的SerDes核心还采用了Avago专有的无时钟判定反馈平衡技术、优化通道比特误码率的片上BERT、改善电源噪声抑制能力的LC频率振荡器以及测试AC耦合连接的1149.6 AC-Extest。　　

Avago丰富的嵌入式SerDes产品包括为光纤通道、XAUI/CEI、XFI、802.3ap和PCI-Express等领域的应用而设计的核心；而这次在65nm CMOS工艺技术中得以验证的SerDes核心则是其最新加入的成员。

Avago在系统级结构的定义之初即结合了各种测试功能，并提供了内电路制造测试、功能性测试、系统开通和调试以及现场诊断等多种功能。这些测试功能的整合，大幅度加快了具有高可靠性的高带宽网络和存储系统投放市场的周期。