瑞昱Cadence共谋MSV设计合作，降低功能性错误风险

益华计算机(Cadence)与瑞昱半导体(Realtek)宣布，双方合作成功地降低了功能性错误的风险。瑞昱已经在其试验性的multi-supply voltage (MSV)设计上采用Cadence Encounter Conformal技术。瑞昱在其IC设计流程中，采用Encounter Conformal Low Power与Encounter Conformal Constraint Designer，大幅降低了验证风险。

Cadence益华计算机的产品分层策略，针对不同的设计复杂度，提供瑞昱客制化、不同层次的技术选择。瑞昱运用Encounter Conformal Low Power在功能与结构上执行检查，找出低耗电设计衍生的重大错误。Encounter Conformal Constraint Designer帮助瑞昱快速检测出设计过程中不一致与冲突的时序以确保合乎质量要求，并加以验证来达成更快速的时序收敛。

瑞昱表示，Encounter Conformal Low Power可以找出布局及绕线后电源联机的重大错误，让工程师能够确认并加以解决。Encounter Conformal Constraint Designer提供的验证解决方案，则协助其工程师解决困难的设计限制条件问题。

Cadence表示，面对当前的低耗电设计挑战，设计人员需要新的工具与设计方法，以帮助验证低耗电设计技术。Encounter Conformal技术提供晶体管萃取(transistor abstraction)功能、等效电路检查与功能验证技术组合，让客户能够验证低耗电设计。

Encounter Conformal Low Power则让设计人员能够进行为低耗电而最佳化的multimillion-gate设计的验证和除错工作。结合低耗电结构与功能性检查，还有精确的等效电路检查，提供了卓越的效能、产能、以及易于使用等多项优点。Encounter Conformal Constraint Designer使设计限制条件验证、产生和改善作业自动化，以确保时序限制在整个设计过程都有效，并帮助设计人员实现快速的时序收敛。

Encounter Conformal Low Power目前有XL和GXL两种层次供选择；Encounter Conformal Constraint Designer则提供L和XL两种选择。