专家揭秘FPGA低功耗技术

作者：Richard Goering

也许，在许多应用中，推动FPGA普及的最大障碍就是它们相对较高的功耗。但随着工艺技术的持续微缩，许多控制漏电流的技术已经被应用在新一代FPGA上，特别是采用90纳米或65纳米等先进工艺的FPGA，都配备了各种不同的降低功耗方案。因此，长远来看，低功耗FPGA在技术上是可行的，而且也将成为在经济上的可行方案。

在FPGA 2006大会上，Xilinx公司的研究人员展示了如何透过基本的设计技术来开发出低功耗FPGA，这些技术包括电压调整，功耗闸控，低泄漏配置内存以及部份和完全睡眠模式。由此获得的Pika架构据说相当适合于电池供电的消费性应用。该公司同时声称与基本的Spartan 3架构相较，这种新架构所消耗的主动功耗可减少46%，而静态功耗则可减少达99%。

然而，该架构是否可实现商业化是另一个问题，因为它在力求降低功耗的同时，以硅芯片面积为代价，其面积较现有组件大出了40%。由于面积会转化为成本，对手持设备消费者应用而言，成本永远是一个关键考虑，特别是在产品汰换周期快速、降价也相当迅速的今天，消费性电子产业的变迁速度往往超过预期，过去所期待的产品生命周期现今已大幅缩短。然而，请记住FPGA供货商正引领着向更低工艺节点转换的趋势，且FPGA将在65纳米和45纳米具备更大容量，甚至比现在所预测的更多。

对许多应用而言，这些更小工艺节点的真正优势对更大的闸容量而言并不是必要的。它可能会透过“浪费”闸数以最佳化面积或性能。事实上，在65或45纳米工艺节点，浪费40%的面积不会是一个大问题，但可能会节省46%的功耗。

此外，FPGA供货商正在开始使用低功耗设计技术。例如，Altera最近推出了一种针对嵌入式RAM的功率感知映射技术。在90纳米及以下工艺，FPGA供货商已经体认到他们正处于一个“受功耗限制而进行微缩”的时代，Altera公司工程主管Vaughn Betz说。他同时指出，这将使新一代FPGA得以具备较前几代组件高出两倍的容量，但却没有那么大的功耗。

一些研究人员认为，当我们进入32纳米或更小的纳米技术领域后，我们将需要转向采用类似于FPGA的结构。加州大学柏克莱分校(UCB)教授Jan Rabaey表示，理想的“纳米级硅晶实现平台”将是可程序的，规则的以及冗余的。这种结构将具备更好的容错能力与变异性，更易于生产。而且，Rabaey指出，这种结构还为最小化功耗提供了更多机会。

的确，一般芯片在设计时都必须占用掉许多的晶体管，但在进入纳米时代后，将会有更多的晶体管供我们使用。这意味着在反应市场需求的同时，设计工程师欠缺的也许只是足够的时间，让他们能够顺利推出产品并满足市场需求。在应对高度上市压力情况下，具备可程序能力，能让设计工程师实时添加、修改任何功能的FPGA组件将益发显现出其吸引力。

不过，千万不要搞错此一事实－不管在任何工艺节点，若要比较性能，功耗最小化或数量成本等特性，FPGA永远不会赶上ASIC或者全定制IC。但到了65纳米世代，对许多应用来说，FPGA有可能成为‘还不错’的解决方案。而等到我们进入32纳米或更小工艺节点，你会发现越来越多的组件看起来都会像是FPGA。