随着IC设计的规模不断扩大，功能验证的速度日益成为保证测试完整度的瓶颈。长江微电子(Logicview)技术(大连)股份有限公司副总裁原中亮认为，SoC设计的验证需要投入整个设计资源的60%-80%，但目前芯片一次投片成功率(first silicon)只有35%左右，主要原因就是验证不够充分，给设计生产率的提高造成了障碍。
另一个关键推动因素则来自于IP的复用技术。也就是说，SoC产品虽然意味着更好的电路时序和更高的可靠性，但同时SoC也意味着更复杂的逻辑。系统的复杂度决定了不可能简单地将各个IP模块集成起来就完成了SoC设计，因此，如何更快更好地完成验证工作成为目前业界非常关注的话题之一。
目前有多家公司开发了各自的验证平台。其中比较有代表性的如Mentor Graphics的Scalable Verification platform、Cadence的Incisive Verification platform、Synopsys的Discovery Verification platform等。合理的运用验证平台可以自动生成Testbench环境，灵活运用各种验证方法，提高验证的使用性和重用性，从而有效缩短验证时间，有时甚至可以节省50%的时间。
作为国内从事硬件仿真加速及软硬件协同仿真验证的EDA工具厂商，Logicview开发的全新仿真加速及信号全可见技术为此做出了有益的尝试。原中亮介绍说，利用FPGA的硬件资源通过PCIE电缆与主机进行实时通信，用户的设计在服务器端综合后下载到FPGA上运行，以硬件的速度来进行仿真，testbench在用户的仿真软件里面运行，通过软硬件的协同仿真来加速。当用户需要调试debug的时候可以提前以时钟、信号等来设置断点，当设计运行到用户设置的断点的时候，系统会在仿真软件上自动还原到断点的那一时刻，以仿真软件的功能进行debug，从而实现信号全可见。
以Logicview-1550T仿真加速平台为例，它由Matrix-1550T原型开发平台、仿真加速软件以及自动分割软件组成。其中，核心的Matrix系列能够提供最大2亿门的超大容量。在运行速度上，远高于软件仿真的运行速度，极大的方便了系统级的验证和调试。对于大多数ASIC设计来说，只需对RTL代码稍作修改即可输入到Matrix仿真加速器中，使用原有的软件仿真的Testbench来运行。以用户熟悉的操作方法实现全部仿真加速流程，几乎不再需要专门的学习就可以掌握工具的使用技巧。
此外，Logicview还推出了自己的Transformer仿真加速板系列，这是一套以Transformer系列原型开发板为硬件平台，配合Logicview-SimAcc仿真加速软件的产品。它同时拥有原型验证板的全部功能，同时利用FPGA硬件来加速如：NcSim, VCS, ModelSim等。Transformer550T原型开发板采用一颗Xilinx Virtex6 550T FPGA芯片，可同时通过逻辑扩展板可扩展至最大1310万门(550T+760)。
原中亮表示，相比竞争产品，Transformer仿真加速板的优势在于能将NcSim, VCS, ModelSim等的仿真速度提升千倍以上，且所有内部信号的波形全部可见；用户在不改变Testbench和操作习惯的前提下，依靠Logicview-SimAcc仿真加速软件就可实现仿真加速的全部流程，包括对用户代码的加载及自动树结构解析。同时，用户可选择设计中的一个或数个Module，对其进行硬件加速，并可选取其中一部分module留在软件仿真环境里。软件系统则会按照用户选择，自动进行文件解析，并生成下载FPGA的项目文件及保留在软件环境中的仿真项目文件。
本文属于《电子工程专辑》网站作者原创，谢绝转载。
