可编程平台能选用All Programmable技术，还需要ASIC吗？

All Programmable技术和器件企业赛灵思公司(Xilinx, Inc.)宣布出席在美国旧金山举行的全球设计自动化大会(DAC)，这也是该公司11年后第一个展台展示活动，展示内容为其全新的Vivado设计套件。随着专用器件设计的成本和风险不断提升，只有极少数超大批量商品的生产才适用于专用器件设计。针对成本、功耗、性能和密度等日益严格的产品需求，可编程平台已成为设计者的唯一选择。我们要问的是：在能够选择All Programmable技术的时候，为何还要用ASIC？

赛灵思采用28nm技术，致力于开发All Programmable的技术和器件，超越了硬件进入软件，超越了数字进入模拟，超越了单芯片进入了3D堆叠芯片。全新开发的Vivado设计套件可满足未来10年All Programmable器件的设计需求，并架起通往ASIC领域的宽阔桥梁。Vivado设计套件是以系统和IP为中心的新一代设计系统，能解决系统级集成能力和实现效率方面的瓶颈问题。访问赛灵思展台的观众将了解到，Vivado设计套件能将可编程设计工作效率提高四倍，降低设计成本，加速产品上市，满足最高集成度的软/硬件可编程设计需求。参会者还将了解到Vivado设计套件如何支持满足ASIC设计标准要求的IP元数据、IP接口、设计工具以及赛灵思联盟计划成员推出的日益丰富的IP和设计工具解决方案。

赛灵思专家将在以下的展台演示、深度技术研讨会和会议小组讨论环节等探讨以下议题：

展台内的技术专题活动

·Vivado设计套件简介——全新的Vivado设计套件相对传统设计流程而言，可将集成度和实现效率提高四倍，而且通过简化设计工作，降低了成本，并支持设计环境的自动化，同时不限制设计环境，保持灵活性。

·Vivado，以IP和系统为中心的设计环境——Vivado设计套件是一款以IP和系统为中心的设计环境，包括Vivado IP集成器(是一款交互式设计与验证环境，可通过接口层互联，以图形方式连接赛灵思、第三方提供的IP核或专有IP核来创建和验证层次化系统。)和 Vivado IP封装器(帮助赛灵思和第三方IP提供商以及最终客户封装内核、模块或完成的设计，并配套提供所有约束条件、测试平台和技术文档)。

·Vivado高层次综合——Vivado高层次综合可将C、C++和System C规范直接应用于FPGA，且无需手动创建RTL，从而加速了设计实现进程。

·Vivado实现与分析——Vivado设计套件共享可扩展数据模型的架构设计能支持不同设计来源、示意图、层次化浏览器、设计报告、消息、布局规划和器件编辑器视图间的交叉探测。这种独特的功能通过图形化反馈，确定每个设计阶段存在的设计问题，从而加速调试进程和时序收敛。

展台内的展览演示

所有Vivado设计套件演示均采用Zynq-7000可扩展处理平台或基于3D堆叠芯片的Virtex-7 2000T来展示功能。赛灵思就每个硬件平台将展示：

·Vivado IP集成器——是一款交互式设计与验证环境，可通过接口层互联，以图形方式连接赛灵思、第三方提供的IP核或专有IP核来创建和验证层次化系统。

·Vivado流程实现——随着设计细化、综合和布局布线的推进，Vivado设计套件能让您较早获得功耗、时序和资源利用等关键设计参数。

·Vivado 高层次综合——Vivado高层次综合可将C、C++和System C规范直接应用于FPGA，且无需手动创建RTL，从而加速了设计实现进程。

除此以外，赛灵思的工程师以及多位公司高层还将发表“具有差异意识的28nm设计实现”、“下一个ASIC设计会不会是FPGA？”、“高层次综合生产部署：我们准备好了吗？”、“大厅讨论：摩尔定律的阴暗面”、“基于FPGA的ASIC原型”、“硬件辅助原型与验证：自制还是购买？”、“3D是否为未来发展做好了准备？”等多项演讲。