Cadence DFM技术为TSMC 40纳米及以下工艺解决尖端设计生产问题

电子设计创新领先企业Cadence设计系统公司，日前宣布与TSMC展开合作，以服务的方式为他们的客户提供DFM专业技术。为降低风险以及最快达成硅实现，Cadence DFM Services包含对光刻工艺进行检查的模型式仿真，TSMC 40纳米及更高级技术的虚拟化学机械抛光。其目的是让设计团队在侦测光刻或CMP热点时有效地得到帮助，从而在出流片前修正这些问题。Cadence是首家获得TSMC DFM服务认证的EDA合作伙伴。

“在40纳米及以下的工艺节点上，设计团队很有必要考虑到贯穿整个设计过程中的DFM问题，”TSMC设计基础市场部主管Suk Lee说。“Cadence提供的DFM服务是我们与Cadence长期合作的一个重要里程碑，帮助我们的共同客户满足其高级技术中关键的设计需求。”

较小尺寸的工艺层级上生产的难度会越来越大，DFM检查是40纳米及以下尺寸设计流程中的关键组成部分。TSMC与Cadence在DFM服务方面的合作是两家公司为解决最尖端设计生产问题而持续合作的最新进展。

“Tilera是多核处理器市场在创新方面的杰出代表，今年推出的设备在单个芯片上可以达到100个内核，”Tilera公司IC工程部副总裁John F. Brown III说，“为了达到快速上市的目标，我们需要一个快速的周转时间解决方案，用于晶圆厂委托的光刻检查。我们与Cadence合作，是因为，使用一个有着长期成功记录的可靠解决方案对我们来说非常重要。Cadence为我们提供最优惠的持有成本，专业技术以实现我们设计周期的时间目标。我们对Cadence全方位的DFM服务极其满意。”

Cadence DFM服务展示了两家领先企业常年合作带来的工程专业技术。客户可获得基于TSMC的DFM数据包（DDK）的统包式DFM分析服务，以确保必要的精确性，以及DFM Services输出分析报告，用于修正Encounter Digital Implementation System或Virtuoso定制/模拟实现技术。Cadence DFM Services提供了一个可升级的安全IT基础架构，帮助降低进度延迟的风险，同时优化迅速量产。

“长期以来，TSMC与Cadence对于工程师们解决DFM问题的需求想法是一致的，他们需要的是及时、低成本、低风险的解决方案，”Cadence硅实现产品营销部门主管David Desharnais说。“通过与TSMC的合作，Cadence提供了我们客户所需要的技术与专业性，让他们能进行全方位部署，达成硅实现，这是EDA360目标的核心。”