下一代嵌入式系统硬件平台：增加内核pk.提高单核效率

当前，越来越多的人开始认为：单内核处理器已经无法满足下一代嵌入式设备的要求。多媒体处理、海量数据、网络化功能，诸如此类的应用要求，也使得普通消费者对多内核产品充满了期待。那么，多内核平台是否真的已经成为嵌入式领域的主流？下一代的嵌入式平台将具备哪些主要特点？带着这些问题，本次“嵌入式系统专题”，我们采访了业内嵌入式处理器的几大主流供应商。

ADI公司Processor-DSP亚洲业务区域经理陆磊

下一代嵌入式硬件结构将有以下几种发展趋势：(1)为处理器集成性能监测硬件模块，以便能够根据性能统计结果，实时监测高性能处理器的时机性能、高效优化系统软硬件。

(2) 4／8／16位处理器向32位处理器进行过渡。市场对性能更高、功能更复杂产品的需求日益增长，而8位处理器的功能已经不能满足要求，32位RISC微处理器不仅拥有更高的性能和更复杂的功能，其价格也越来越便宜。此外，下一代嵌入式系统还需要为8位处理器开发工程师提供界面与接口都很熟悉的32位处理器开发工具，帮助工程师顺利过渡到32位处理器的开发中。

(3)更加强大的调试工具和手段。新系统开发过程中，需要IDE环境、编译工具、软硬件调试工具、操作系统等工具之间的无缝配合，以大大减少不必要的工作。由于嵌入式系统复杂性日益增加，很多嵌入式系统都开始使用各种操作系统和多核结构，但传统JTAG调试方法能力有限，这就需要更加强大的调试工具和手段来为开发复杂的嵌入式应用提供支持。

(4) 高性能编译系统以及图形化开发等。多处理器系统已经成为必然趋势，这种全新的硬件架构对编译系统提出了极高的要求，不只是内核数量的简单叠加，而是获得更高性能和更广泛的功能。图形化开发技术则能够大大减少开发的工作量和复杂程度。

从目前的发展来看，单处理器不能解决时钟频率的提高所带来的高功耗、深亚微米半导体制造工艺漏电流产生的高功耗等设计问题。而多核处理器技术能够通过增加内核数量，增大处理器每个时钟周期内可执行的单元数，因此有效地提高了处理器性能。又由于嵌入式应用对处理器的有着低功耗、低成本的苛刻要求，为了满足这些要求，高端嵌入式处理器领域明显地从频率越来越高向多内核架构转变，对多内核处理器的需求在很多产品领域显著增加。多内核架构在处理器性能、低功耗、缩小系统电路面积等方面都展现了无可比拟的优势。

硬件平台选型的过程中，不仅需要考虑到成本因素，还需要对诸如智能视频监控这类复杂应用考虑不同的用户可能会提出不同的新需求，因此平台的可扩展性是一个重要问题。此外，还应该尽量在已有的资源上进行产品开发。ADI公司Blackfin系列高性能的ADSP BF561处理器，包括两个独立的ADI处理器核，在代码上与有着广泛应用的BF533处理器完全兼容，具有显著的设计资源优势。

爱特梅尔公司战略营销经理Pierre Roux

对于下一代嵌入式硬件平台来说，虽然继续提高计算性能十分重要，但我们认为这不应该以功耗作为代价。不断提升MHz甚至向多核转换是一条快捷方式，却无可避免会增加功耗，而我们相信在CPU时间利用率优化方面仍然有大量潜力可挖。在嵌入式领域尤其如此，因为有大量MCU任务其实只是基本的实时数据移动、中断服务和I/O轮询。

这就是为什么爱特梅尔最新的MCU创新技术致力于通过使外设更加智能化和更加独立，把CPU从那些基本任务中解脱出来，转而投向更复杂计算的原因。这方面的最佳示例是我们的8位/32位AVR MCU中的外设事件控制器功能。

目前，尽管在某些高端嵌入式领域(如电信基础设施)或便携式设备(如智能手机和平板电脑)中，已经更多地开始使用多核处理器，但我们暂时并没有看到我们的大多数客户对多核平台有强劲需求。当然，我们不会放弃高端多核产品的开发，但我们的中期重点是开发有助于优化CPU时间利用率的IP，这种技术能够通过把CPU从基本控制任务中解脱出来，以及通过增加DSP指令和浮点协处理器来达到提高性能的目的。事实上，在我们看来，多核平台将会给开发人员带来了众多软件生态系统挑战。

根据我们对市场的观察，我可以断言多核系统即便会成为主流架构，也尚需5到10年时间。事实上，随着物联网的逐渐实现，对深度嵌入式低功耗器件的需求在不断膨胀，这仍将是技术创新的极其重要的推动力。

实际上，现在还看不到多核平台向深度嵌入式器件扩展的迹象。此外，从软件生态系统的角度来看，除了高端操作系统之外，主流实时操作系统的多核支持很有限。同时，我们仍然有很大一部分客户在其应用实现中采用独立式的、基于中断的C-Loop，以尽量减小应用的占位面积。

{pagination}

Cavium Networks 产品线经营主管Steve Klinger

我们相信，多内核系统已经成为嵌入式领域的主流硬件架构，甚至是以普通消费者为目标的很多电子设备，现在也开始使用2个或更多内核。

多内核设计的关键挑战，在于开发架构和软件，它们必须能够随着芯片上的内核数目进行轻松扩展。目前Cavium Networks的OCTEON系列多内核通用型CPU，已经解决了上述问题。Cavium公司的OCTEON II系列带有32个64位内核(每个内核高达1.5GHz)，而市场上与之竞争的多内核架构，还只能扩展到8内核。我们提供的解决方案允许消费者写入相同软件，并在1个芯片上的1个或多达32个内核中运行，消费者可以从产品性能的线性扩展中获益。

除了尺寸、重量和功耗这三大要素外，今天嵌入式产品设计还面临功率/热管理、存储能力、I/O性能和传输、安全等其他新的技术问题。OCTEON多内核处理器能够解决所有这些挑战。例如，针对功率/热管理，高效的MIPS内核不仅体积小，而且能够提供单位瓦特下的更高性能。此外，该系列产品还可以在不影响应用性能的前提下动态限制处理器功耗；针对存储能力，我们的产品提供64位内核以及多达4个DDR3控制器，并围绕标准DIMM展开设计；针对I/O接口，我们提供行业标准的联网和系统I/O，包括PCIe Gen2、XAUI/SGMII、SRIO和Interlaken，并提供高带宽；针对安全性，我们将per-core安全HW引擎与最为完整的安全算法支持、最大可扩展性、最低安全处理延迟相结合。

网络、安全、无线和存储是我们的目标市场。目前，在上述这些市场中的所有领先OEM制造商，都已经很大程度上接受了嵌入式多内核处理器以及集成的硬件加速处理单元。今后，Cavium还将继续提供更多内核数目的器件，从而提供最佳的整体计算能力以及针对内容处理和其他功能的创新性硬件加速。

Freescale亚太区商务拓展资深经理常玉林

多核处理器在近年来获得了广泛关注—— 主要集中在PC和服务器等应用方面。但是，对于大多数嵌入式应用来说，以PC为中心的多核处理器功耗较大、价格过高、能效太低。

多核是一种极其复杂的技术，特别是，嵌入式行业对多核提出了严格的功率、成本和性能要求。飞思卡尔认识到，实现多核技术不仅仅是采用先进的硅片，它还要求从系统层面深入理解内核、操作系统和软件之间如何协同工作。尽管飞思卡尔最新的QorIQ通信平台架构可以扩展，支持32个以上的内核，但是飞思卡尔认为，集成更多内核并不一定能够实现最大的效能。相反，飞思卡尔采用了最高频率可达2GHZ以上的高性能内核，并在架构上进行创新，如为每个内核提供新颖的后端L2缓存，以及灵活的应用加速IP块。

与竞争对手的架构相比，使用飞思卡尔架构实现相同或更好的性能只需在芯片上集成更少的Power Architecture内核。最终，更少的内核意味着可以简化编程，并避免由大量内核彼此通信引起的低效率。此外，高度可扩展的CoreNet结构技术代表了在先前的多核产品的基础上迈出了重大一步。这种结构在一个一致的片上网络中最多可连接32个Power Architecture e500-mc处理器内核，同时避免了总线争用问题，这个问题阻碍了前几代多核处理器的采用。通过为每个内核提供后端缓存来减少内核外丢失数量，以及同时采用可扩展的高带宽结构处理事务，这种做法显著减少了内存延迟、“缓存崩溃”、带宽不足和由于仲裁引起的延迟等问题。

我们相信，QorIQ平台及其支持系统将释放多核处理的真正潜力，并显著地推动多核开发。 实际上，飞思卡尔的多核平台标志着从以硬件/芯片为中心到以软件/系统为中心的重大转变。先进的模拟技术不仅提供多核平台的功能模型，还提供了周期准确模型，借助这一技术，开发人员将能够开始利用多核平台并在出现可用硅片之前对系统进行编程。

{pagination}

Microchip公司高级单片机架构部产品营销经理Jason Tollefson

嵌入式应用领域正朝着低功耗和无线通信方向迈进。新的架构将不得不向降低运行时及休眠时的功耗方向发展。当单片机(MCU)采用先进的工艺技术时，这一点非常重要。多功耗域将在这一趋势中起着重大作用。对于无线通信，嵌入式架构将要能够更加快速有效地处理数据。这需要将加密之类的任务由软件栈实现转为硬件实现，以及在数据处理中增加并行操作，以最小化功耗曲线。

一般而言，绝大多数的嵌入式应用不需要多核平台。例如，一个8位单片机足以运行一个烤面包机、密匙卡、温控器或血糖仪。因此Microchip并没有在近期推出多核MCU的计划。Microchip的单片机和数字信号控制器(DSC)可以轻松集成到使用多核中央处理器的系统中，因为它们往往会控制大规模嵌入式应用的外设功能。

相比其他架构，MCU和DSC的优势与应用有关。Microchip提供嵌入式应用的解决方案，尤其针对工业、汽车、通信和消费电子市场领域的嵌入式应用。在这些市场中，CPU的成本和复杂性往往令人望而生畏。FPGA或是具有CPU内核的FPGA虽然可取，但是功耗成为这些市场的主要问题。最后，ASIC当然能满足许多嵌入式应用对成本和功耗的要求，但其主要缺点是产品上市时间长。而且，对于ASIC而言，最后时刻的代码更改也是致命的。而具有闪存的单片机，可在装配过程结束甚至现场轻易重新编程。

对于广大的工程师来说，选择合适的处理平台已经变得不那么重要。重要的是要确保所选择的平台提供了设计中所需要的解决方案，并提供技术援助，以协助实现方案。Microchip提供众多PIC16到PIC32的MCU产品系列，及dsPIC 数字信号控制器。这些产品中的每个系列都有大量不同种类外设，如USB、LCD、先进模拟和以太网等等。此外，每个系列还提供应用发展需要的迁移路径。具备能够升级引脚数或存储容量而不改变MCU系列的能力，是必不可少的。选择合适的处理平台，重要的是要确保您的供应商有满足您需求的合适的解决方案和产品迁移。

瑞萨电子大中国区研发中心Soc研发部业务经理朱建刚

随着手持类设备在多媒体处理功能要求及数据计算功能要求越来越强大，以及家用电器向网络化方面的不断发展，多媒体处理功能及网络化功能正在加入到嵌入式平台之中，并且性能不断得到强化。嵌入式产品在保证高性能要求的同时，低功耗/绿色化也是今后的发展方向。为了适合这些的需要，以下技术已经在瑞萨电子的产品中所使用，并会在今后不断发展优化：

a. 加强Multi-Power的设计技术，以及在工艺上优化High-k Tr结构，使得在有效降低产品动态功耗的同时，能够有效降低泄漏电流。这样产品在待机状态下可以具有更小的功耗。

b. 采用Multi-Processor的构架技术应对性能提升的要求挑战。同时这种并行处理技术的采用，又可以降低系统的动态功耗。为了满足Audio/Video的处理需要，(DSP+CPU)的Heterogeneous Multi-Core的结构在现有产品中已被采用；为了满足更高性能的要求，2个或4个及以上CPU的AMP/SMP Multi-Core结构将被发展并使用。

c. 性能的提升及所处理数据量的增大，要求提高Memory的R/W速度，同时增大Memory Size。瑞萨电子已经开发了eDRAM技术，将会逐步加入嵌入式系统中。从而能够增大Memory的集成度，提高Memory访问效率，减少芯片I/O数量及噪声，并可减少客户PCB板上的DRAM器件数量。

目前，使用一个CPU进行主要功能控制，使用另外一个DSP进行多媒体数据处理的多核结构(Heterogeneous Multi-Core结构)已经在嵌入式系统中大量采用。将来支持更多CPU处理器的AMP结构和SMP结构会被采用，并且包含AMP/SMP结构的Heterogeneous构造也将得以发展。在多核系统的开发中，瑞萨电子要努力解决以下挑战：尽量使得多核系统具有更低的功耗，追求更高的MIPS/W目标；硬件设计时，系统有效地在多核之间进行外围资源及总线的分配及共享，并保证多核之间有效稳定地交换数据；动态平衡各个CPU Core的工作负担，使得应用软件能够充分利用多核系统所带来的性能提升；保证相应的实时性能(real-time performance for response)。