广告

DAB发射系统编码器的设计及实现

2008-07-21 麦胤, 张红升, 陆明莹 阅读:
本文介绍了DAB发射系统编码器的关键技术,提出了基于PC和FPGA的编码器的软硬件设计,用软件实现了信道编码算法,在FPGA上用Verilog实现了OFDM模块,完成了DAB编码器的设计,编码器工作状态稳定,并应用于重庆邮电大学微电子重点实验室,作为DAB/DMB项目的关键测试设备。

数字音频广播(DAB)是继调幅(AM)、调频(FM)广播之后的第三代广播。与现行广播相比,DAB具有音质好(CD质量)、可实现多媒体及高速移动接收、可加密、发射功率小、覆盖面积大、频谱利用率高、抗干扰能力强等优点。DAB传送的业务可以是多种多样的,除了普通的音频节目,它也可以传送任何形式的其它数据,比如文字、静止图像或活动影音。因此,人们也称DAB为数字多媒体广播(DMB)。

本文主要介绍了基于PC和Cyclone II EP2C20F484C7的FPAG上实现DAB发射系统编码器的软硬件设计,设计充分考虑了电路规模和资源利用的要求。本设计最终用于测试DAB/DMB接收机。

DAB发射系统编码器设计

DAB的发射系统主要包括处于节目提供商位置的信源编码器、处于广播台位置的复用器和处于发射位置的COFDM(编码正交频分复用)编码调制器,其中COFDM又可分为信道编码和OFDM调制两部分。DAB发射端的编码器主要包括解ETI(业务群传输接口)帧模块,信道编码模块,DQPSK调制模块,OFDM调制模块,上变频模块,数字滤波模块、USB接口模块等。其中信道编码模块包括能量扩散、可删除型卷积编码、时间交织、频率交织等。整个编码器的输入为来自复用器的ETI帧,输出为模拟中频信号,其结构框图如图1所示。

图1  DAB编码器设计框图
图1 DAB编码器设计框图

  

整个设计主要由PC端的软件编码和FPGA端的IFFT模块设计以及USB模块和DAC模块的PCB设计组成。PC端主要实现ETI帧的解复用,信道编码以及DQPSK调制,通过USB接口将调制后的数据传输到FPGA端,FPGA端接收数据并交由IFFT模块进行IFFT变换,这是实现OFDM(正交频分复用)的主要方法。IFFT输出的数据通过IF上变频器将基带信号变为中频,经数字滤波后送给DAC模块。最后,DAC模块将数字信号转换成模拟信号送入发射机,通过发射机发射出来,频率从BANDIII(165-240Mhz)到L波段(1452-1492Mhz)都可选。

  

PC端软件设计

  PC端软件主要实现ETI帧的解复用,信道编码(包括能量扩散,卷积编码,时间交织,频率交织),DQPSK调制。同时,通过厂商提供的驱动程序实现USB数据传输及USB模块的控制,以及提供PC人机界面,用户可以选择要传送的ETI节目并可设定其传送模式。其界面如图2所示。

图2 编码器PC界面
图2 编码器PC界面

(1) 解ETI帧:一个ETI帧中主要包括帧头信息(本帧及帧内各子通道的相关信息)和主业务流数据MST(包括音频数据码流和快速数据通道FIC)。首先我们需要将传输进来的ETI帧的同步信息和帧长信息提取出来,便于找到帧头。再根据ETI帧格式,提取FIC信息和主业务数据流信息。

(2) 信道编码:从ETI帧中提取出来的FIC数据和主业务流数据,将其进行能量扩散,再根据提取的各子信道保护等级信息,对各业务成分按保护等级进行可删除型卷积编码,然后对主业务数据进行时间交织,交织后的主业务数据复合成主业务信道(MSC)的CIF帧,FIC信息不经过时间交织,与CIF帧一起复合成DAB传输帧。同时,在PC端还实现了对DAB传输帧进行频率交织。

(3) DQPSK调制:数据信息在进行频率交织后,根据各载波的初始相位进行DQPSK调制,得到每个载波的调制相位信息。

(4) USB传输控制:DQPSK调制后的DAB帧通过USB接口传输到FPGA上的IFFT硬件模块。根据厂家提供的USB驱动编写相应的USB数据传输程序。

{pagination}FPGA端的设计

  FPGA端主要实现IFFT(反傅立叶变换)运算,IF上变频器和数字滤波器。将PC传送来的DAB帧相位信息进行IFFT运算,完成OFDM调制,然后将调制后的基带信号经变频器变为中频信号,滤波后送给DAC模块。由于要接收来自USB模块的数据,所以FPGA上还需要一个USB接口模块。同时,在USB接口模块和IFFT模块之间需要一个内部RAM作为buffer缓冲区,IFFT运算后,数据存储到一个2048*24位的双口RAM空间,经变频和滤波后,通过DAC接口模块输出给DAC模块。IFFT运算模块,USB接口模块,上变频模块、DAC接口模块,这几个模块是通过ALTERA内嵌的NIOSII软核处理器来控制的,在FPGA上构建了一个SOPC(System On Programmable Chip)系统。FPGA设计结构如图3所示。

图3  FPGA设计结构框图
图3 FPGA设计结构框图

  

  考虑到本设计所占用资源,包括逻辑单元、嵌入式存储器的多少,以达到资源充分利用,选用了ALTERA公司的Cyclone II系列FPGA EP2C20开发板,此款开发板具有512KByte的片外RAM空间,可以作为NIOS的程序存储器和USB接口的数据缓冲区,以保证数据的实时传输。FPGA各模块设计综合后占用了15000多个逻辑单元(含NIOSII模块), 占用了82%(52个M4K)的存储器位,整个系统使用65.536MHz的时钟,有效地利用了开发板的资源,结果良好。

PCB的设计

  PCB的设计包含USB模块和DAC模块两部分。

(1) USB模块主要是实现PC与FPGA之间的高速通信,考虑到传输速度要达到300KB/s才能实现数据的实时传输,所以选用了FT245BL作为USB接口芯片。

(2) DAC模块是为了将数字滤波器输出的数字信号转换成模拟信号。编码器输出的是数字的中频信号,采样频率16.384MHz,带宽1.536MHz。经过DAC转成模拟信号后还需要对其放大,滤波,最后输出峰峰值为1V的DAB模拟中频信号。

  

本文小结

本文介绍了基于PC和FPGA的DAB发射系统编码器的设计,通过软件实现了DAB发射系统OFDM调制前的信道编码,经试验测试能够对2.048Mb/s的ETI数据流进行实时的信道编码,同时通过USB接口传输给FPGA上OFDM模块的数据率可达到320KB/s,满足了实时的要求。最后,DAC模块输出的模拟信号经过SMA连接头送入DAB发射机。图4为DAB发射系统编码器实物图。事实证明,将信道编码部分放在PC端是简单有效的实现办法,用FPGA来实现信道编码部分将是下一步的工作。

图4  DAB发射系统编码器实物图
图4 DAB发射系统编码器实物图

作者:麦胤

   张红升

   重庆邮电大学光电工程学院

   陆明莹

   总经理

   西安西芯微电子有限公司

本文为EET电子工程专辑 原创文章,禁止转载。请尊重知识产权,违者本司保留追究责任的权利。
您可能感兴趣的文章
相关推荐
    广告
    近期热点
    广告
    广告
    可能感兴趣的话题
    广告
    广告
    向右滑动:上一篇 向左滑动:下一篇 我知道了