CCS噪声模型：用于串扰噪声分析的高精确度建模

复合电流源(CCS)是开放源代码的Liberty单元建模标准的一种建模功能，包含了时序、噪声和功率。CCS噪声模型是一种高精确度且高效率的模型，支持串扰噪声分析的所有方面。它模拟一个单元的晶体管行为以实现噪声的准确计算，包括耦合噪声和通过单元的噪声传播本文介绍了用于单元级噪声分析的CCS噪声模型。

信号完整性分析对于130纳米和以下工艺尺寸的半导体器件很重要，设计工程师必须考虑串扰对延时的影响，以及由于噪声对状态不该切换的网络产生的脉冲干扰引起的潜在功能故障。CCS噪声模型是一种新的基于电流的模型，能实现准确的噪声分析，其结果非常接近SPICE仿真。它准确地对进入的串扰噪声进行建模，在不需要大量的描述工作条件下，还能进行更高级的分析，例如，传播噪声冲击(noise bump)和驱动器衰减。

图1：噪声传播比较。(a)基本的ViVo模型。(b)CCS噪声。

利用CCS噪声模型和实际的噪声冲击波形，可以在分析中获得单元的抗噪声干扰的能力，并且没有了高成本的单元抗噪声特性描述。这种对噪声传播和抗噪声干扰能力的动态计算使得噪声库的描述比基于表的噪声模型快100倍。

CCS噪声模型

对于非常准确的串扰噪声分析来说，基于电流的驱动器模型是必需的。用于串扰噪声分析的理想单元电流模型必须能与任意的噪声输入波形和任意的耦合负载互连网络相互连接。CCS噪声模型是一种先进的电流驱动器模型，能获得单元的静态和瞬态特性。CCS噪声模型的静态成分由一个电流表构成，该表是输入和输出电压电平的函数。这个电压电平可以通过一种称为基本的Vin/Vout(ViVo)模型的高效率直流分析获得。

CCS噪声模型的关键优势是它采用几种动态参数来对单元的动态响应建模，这是静态电流表所不能获得的。动态参数从瞬态分析测量中获取，瞬态分析测量记录单元对某个输入变化和噪声冲击的响应。

CCS噪声模型可以准确地对所有的串扰噪声分析效应进行建模，包括噪声计算、噪声传播、驱动器衰减以及组合噪声传播和噪声输入。本文中，噪声计算是指入侵网络的输入噪声冲击特性的计算，并假设受害驱动器本身不产生噪声。噪声传播是指噪声冲击通过电路单元传播的问题，并假设单元输出网络中没有耦合。组合噪声传播和输入噪声分析是指一般情况下，在受害驱动器中的传播噪声，以及与受害网络对应的入侵网络的噪声输入。驱动器衰减是噪声组合的一种特殊情况，这种情况下传播的噪声本身很小，但是因为增大了输入噪声冲击，它大大地降低了受害驱动器的有效驱动强度。更广泛的研究显示，对于这些串扰噪声分析任务来说，CCS噪声模型比其它模型的准确性高得多，这特别是因为CCS噪声模型的动态参数。例如，图1显示了使用CCS噪声模型计算的传播噪声波形，其中，绿色曲线是输入噪声波形；蓝色曲线是SPICE输出波形；红色虚线是使用噪声模型计算出来的输出波形。它与SPICE波形的匹配程度比没有使用动态参数的基本ViVo驱动模型好的多。

图2：在源端的噪声报告。

在90纳米及以下工艺的准确噪声分析还需要一种接收器模型，这种模型能获得有效的接收器管脚电容与输入转换时间和输出负载电容的相关度。时序模型中常见的单值管脚电容模型在这里并不足够。CCS噪声模型分析流程可以利用强大的CCS时序接收器模型，这种模型依赖于输入转换时间和输出负载。CCS噪声模型分析引擎包括受害接收器的变化的有效输入电容的影响，不需要进行额外的接收器描述。

如前面所述，基于ViVo的电流驱动器模型能很好地捕获单个通道连接模块(CCB)的行为。对于具有超过一个CCB的复杂电路单元，电路单元的晶体管级网表需要划分成多个CCB，每个CCB对应一个CCS噪声模型。晶体管级网表划分和CCS噪声模型参数获取在单元描述阶段实现。

描述一旦完成，CCS噪声模型数据就被保存在时序曲线(timing arc，一种时序模型)上或者单元库中的一个管脚(pin)上，这取决于电路网表的拓扑结构。对于输入输出管脚对只有一个CCB的电路单元，只获得一个CCS噪声模型，并保存在时序曲线中。这样的一阶单元包含了大部分的反相器、与非门、或门、AOI、OAI门等。对于那些具有两个连续的CCB的电路单元，两个CCS噪声模型被保存在时序曲线中。这样的二阶单元包括大部分的缓冲器、与门、或门、与或门和或与门等。对于具有三个或更多的CCB的电路单元，包含大部分的触发器、全加器、数字宏模块等，CCS噪声模型数据被存储在管脚上。

CCS噪声分析

当入侵网络状态切换时，受害网络和入侵网络之间的交叉耦合会引发受害网络上的噪声冲击。如图2所示，当噪声冲击足够大并且传播的噪声冲击被定序单元(sequential cell)电路锁存，将会因为定序单元的逻辑值改变导致功能性错误发生，还会增加由于噪声冲击而产生的动态功耗。串扰分析工具应该提供潜在噪声入侵的灵活的报告。

设计师可能希望修复设计中任何大的噪声冲击，或者仅修复那些能沿整个路径传播到关键端点的噪声冲击，例如传播到触发器的D管脚的噪声。像PrimeTime SI这样的串扰分析工具能提供关于入侵噪声传播源的详细信息。

以图3中的情形为例，其中的U4是一个具有高度抗噪声能力的电路单元，即它能承受一定的噪声而不会导致故障。其传播的噪声被大大地衰减，因此不会在FF中产生功能性错误。

图3：到端点的噪声传播。

噪声容限计算

CMOS电路单元可以承受一定程度的噪声，而不会导致单元输出故障，这种特性称为噪声抵抗能力。CCS噪声信息可以用来在分析中计算单元的噪声抵抗能力。

采用CCS噪声模型和实际的输入噪声冲击波形，可以计算出电路单元的噪声抵抗能力和噪声容限，噪声容限是指增加到噪声冲击上以造成故障的噪声大小。当噪声容限为负，则意味着噪声冲击已经超过了单元的噪声抵抗能力参数，可以认为产生故障。当噪声容限是正的，则噪声冲击在噪声抵抗能力参数内。

结果比较

图4：CCS噪声分析结果与SPICE分析的比较。(a)测试电路。(b)波形比较。(c)在A点的相关性。(d)在B点的相关性。

图4显示了串扰噪声的结果与SPICE的相关性。测试电路中有两个入侵网络耦合到受害网络，受害网络有一个扇出网络用于噪声传播分析。

图4(b)比较了典型情况下的CCS噪声与SPICE波形。按照图中绘制的分辨率，几乎不能识别出波形上的差异。电路单元的驱动强度、入侵驱动器的输入转换时间和互连路径长度经过不断的改变以包含各种情况，以便能正确地分析两者间的相关性。

A点(用于噪声计算)噪声冲击大小的相关性显示在图4(c)中。B点的相关性(用于噪声计算和噪声传播)显示在图4(d)中。

本文小结

在本文中我们介绍了新的CCS噪声模型，并阐述了如何用这种模型来改进静态噪声分析。CCS噪声模型能实现包括噪声传播效应的高精确度的噪声计算。CCS噪声模型还具有很高的效率，特性描述性能较以前显著加快。不同的设计结果显示CCS噪声模型的分析结果与SPICE仿真结果高度匹配。

作者: Nahmsuk Oh

开发工程师

Alireza Kasnavi

开发经理

Synopsys公司