新思率先推出SystemVerilog测试平台工具

借助Pioneer-NTB，新思公司正在为第三方仿真器用户带来一个以其VCS Verilog仿真器为中心的“生态环境”。Pioneer-NTB是一种SystemVerilog测试平台自动化工具，支持断言、受限随机测试生成和功能覆盖。

Pioneer-NTB可以与目前流行的两大仿真器协同工作，即明导资讯公司的ModelSim和Cadence设计系统公司的NC-Sim。使用新思Vera产品的用户可以免费获得该工具，他们可以升级使用Pioneer-NTB，因为Pioneer-NTB支持SystemVerilog和快速的代码编译。

“NTB能够帮助用户快速访问VCS和Vera环境。”新思公司产品线经理Tom Borgstrom指出，“它扩大了SystemVerilog的使用范围，使用任何设计语言或仿真器的用户现在都可以使用SystemVerilog。”

虽然Pioneer-NTB中的许多技术在新思的Vera产品中已经获得实现，但却存在许多本质区别，Borgstrom介绍。首先，Vera只支持OpenVera语言，而Pioneer-NTB支持SystemVerilog和OpenVera两种语言；Pioneer-NTB还允许设计师在VHDL和Verilog设计中使用SystemVerilog验证功能。

图1: Pioneer-NTB提供测试平台自动化

另一个区别是Pioneer-NTB采用本地编译代码生成，因此其验证速度要比Vera快2倍，Borgstrom指出。

Pioneer-NTB所采用的引擎也早已应用于新思的VCS仿真器中，Borgstrom强调。“我们将它们整合在一起向NC Sim和ModelSim用户提供SystemVerilog测试平台和断言功能。”他说。

虽然SystemVerilog本身已经支持断言和测试平台生成，但仅靠语言是不够的，Borgstrom指出。“事实上，用户需要像约束解决器或功能覆盖分析器这样的引擎。”他表示。

此外，Borgstrom表示用户需要一整套方法学。为此，新思公司将Pioneer-NTB同一本详细的参考手册一同交付给用户，该手册介绍了新思公司在过去数年间与ARM公司合作开发的SystemVerilog参考方法。作为合作结晶的“SystemVerilog验证方法手册”一书已于近日发布。

“这本书定义了一个SystemVerilog构建模块库，该模块库包含每个验证工程师所需的各种标准函数。”Borgstrom介绍。书中还包括针对事务处理器和信道机制的标准构建模块，信道机制用于提供处理器间的接口。新思公司用于这些构建模块的源代码将与VCS和Pioneer-NTB一同交付用户使用。

该参考验证方法定义了一个分层测试平台架构，不同抽象层之间相互隔离。“即使在RTL完成之前，用户都可以在更高层的测试平台架构上着手编写代码，并在事务级模型基础上加以运行。”Borgstrom说，“一旦生成RTL，用户可以在实际执行中使用相同的测试平台。”

“我们定义了一个标准的仿真流程，为工程师提供了创建环境的框架。”Borgstrom表示，“它就像一个公共鼓点一样，所有的验证组件都被同步，因此方方面面都可以顺利地协同工作。”

Pioneer-NTB内部的功能覆盖引擎可以使用户确定设计的哪些功能特性需要验证，然后评估这些特性是否已经被仿真。Borgstrom介绍：“它能提供机器可执行的验证计划。”

Vera约束解决器也包含在Pioneer-NTB内部，它接受用户的约束条件，并产生受限的随机激励。

为了支持断言，Pioneer-NTB提供了一个内含50多个简单断言检查器的库，可以很方便地植入用户的源代码中。此外，断言IP库支持PCI、Amba AHB与APB、802.11、AGP与SMIA等接口和协议标准。

Pioneer-NTB计划于今年12月大规模交付使用，一年的许可证费用为17,150美元。

作者：葛立伟