LatticeXP2搅局非易失性FPGA新一轮竞争

对于业内观察人士而言，自从现场可编程逻辑(FPGA)诞生以来，该技术的发展基本上就像是两大可编程逻辑巨头—Altera和赛灵思之间的一场意味盎然的“乒乓球比赛”。虽然市场上也还有其它竞争者，但引人注目的始终是舞台中央的这两大供应商。任何时候，只要Altera和赛灵思中的任何一方率先发布了某种具备更多逻辑、更大存储容量、更多硬编码宏的新的器件系列，另一方就会迅速跟进。

长期以来，这两个大玩家享受着略显特权的地位，每一家公司都有其低端、低成本器件系列，并且都有其高端、高成本、高性能器件系列，而后者配备了嵌入式DSP宏、嵌入式处理器核及高速串行接口。这两家公司曾经梦寐以求的另一种器件，就是标新立异的玩家异军突起而推出的一种低成本高性能器件。

带来这种低成本高性能器件的就是莱迪斯(Lattice)半导体公司，它喜欢把自己称为“FPGA市场中的第三势力”。莱迪斯在2006年推出的低成本LatticeECP2器件据称审慎地平衡了逻辑、存储器、乘法器和DSP宏的组合，这也是导致赛灵思采取行动，在其低成本FPGA中增加DSP的一个因素；类似地，莱迪斯把高性能串行互连性能增加到其低成本器件系列中，几乎肯定是造成Altera最近宣布推出其Arria GX低成本的、基于收发器的FPGA的因素。

当然，有一件真正让莱迪斯脱颖而出的事就是其LatticeXP器件中所采用的混合闪存/SRAM技术。因基于SRAM的缘故，Altera和赛灵思提供的FPGA需要采用外部存储器来保持它们的配置数据。相比之下，LatticeXP FPGA在其内部闪存中保存该数据；在上电的时候，通过对大块数据的并行处理，该配置数据被拷贝到相应的SRAM配置单元之中。

除了“快速启动”和高安全性之外，莱迪斯的混合闪存/SRAM构造使之能够从一个外部源把配置数据载入到闪存之中，与此同时，器件继续运行，并且接着把这个新配置数据快速地拷贝到SRAM单元之中。另一方面，利用莱迪斯的FlashBAK技术，现在的SRAM配置的状态也可以被拷贝回闪存之中。

莱迪斯这些器件的唯一不足是采用130nm工艺技术制造。相比而言，Altera和赛灵思早已进入90nm和65nm工艺节点时代。不过最新一轮的“乒乓球比赛”已经开始。莱迪斯宣布其LatticeXP2器件系列将开始供货，这种第三代非易失性FPGA是采用与富士通公司联合开发的90nm工艺生产的。

图：LatticeXP2支持快速启动，具有高安全性。

LatticeXP2具有增强的性能，它把最大逻辑容量提高一倍，达到40K查找表(LUT)。它增加了专用DSP模块并把性能提高了25%。与此同时，它把单位功能的价格降低多达50%。

该器件系列的功耗已经利用1.2V工艺技术进行了优化，据该公司透露，静态功耗降低了33%。LatticeXP2器件还包含增强的设计安全性、RAM备份和现场升级能力，Lattice公司表示。该系列有5个成员，其4输入LUT的容量从5K到40K。以18Kb双口模块提供的嵌入式模块存储器总共能提供885Kb的存储器。对于小的中间结果暂存器，LUT也可以被转换为小的分布式存储器模块。为了支持日益增长的普通DSP应用，多达12个sysDSP模块提供了硬连线的高性能流水线“乘法和累加”功能。

该系列器件还具有多达4个锁相环，让设计工程师能够根据他们的设计需要调整并合成各种时钟。与此同时，该器件系列的I/O容量范围从86到540引脚，其灵活的I/O缓冲器支持最流行的I/O标准，包括LVCMOS、SSTL、HSTL和低成本差分信令(LVDS)。

如今，你听到的那种“拍打”声是莱迪斯发出的乒乓球通过球网飞速来回运动的声音。

作者：Clive Maxfield