在2018年的春天，Aspencore旗下《电子工程专辑》、《电子技术设计》、《国际电子商情》三大媒体联合在上海举办2018年中国IC领袖峰会。峰会以“中国IC业之世界格局”为主题，特邀产业最受关注的领袖人物，与数百位资深设计工程师、管理精英和技术决策者共同探讨产业的成长和突破之道。

下午场及圆桌论坛报道：

“不负春光不负卿”，2018中国IC领袖峰会纪实报道（中）

“不负春光不负卿”，2018中国IC领袖峰会纪实报道（下）

Aspencore全球发行人兼执行董事高志炜(Victor Gao)在欢迎致辞中表示，2017年由人工智能大潮引领的新一轮技术创新，迅速带动全球半导体创新加速。中国IC设计公司迎来了与海外IC设计公司同步起飞的时代机遇。同时，由中国率先提出并倡导的“一带一路”战略，迅速成为全球经济和科技发展的新亮点与新看点。

在可预测的未来，全球半导体行业将呈现高速发展趋势。欧洲以德国、法国、英国为代表，仍将持续关注智能制造、智慧城市、区块链等热门技术；而在北美的硅谷、波士顿，不仅见证着初创企业的蓬勃发展，生命科学、环境科学、航天科学等学科也突飞猛进；作为全球最具活力的市场，亚太区对CPU、GPU和存储器的需求尤其旺盛。而当前全球最重要的发展热点来自AI和物联网，人与机器达到了空前的融合，物联网正演变为“我联网”，这需要云端、电信端和终端的密切配合。

“上知天文，下知地理，文经武律，以立其身”。凭借高科技资本、技术人才和全球最佳市场的优势，中国IC业者近些年创造出了一系列令人瞩目的成就，例如中国自主研发的CPU已经运行在国产超级计算机中，长江存储3D NAND存储芯片量产在即，清华大学推出的可重构计算处理器，兆易创新的非易失性存储芯片都已成为明星产品。那么，中国IC厂商如何在“一带一路”的利好政策下，走向全球市场、占领IC时代巅峰？在AI时代，中国IC厂商是否能够和国际对手处于同一起跑线？本次峰会将为您一一解开心中的疑惑。

AspenCore 亚太区总经理及总分析师张毓波主持了峰会

物联网、5G和人工智能市场下的中国IC机遇

华为公司一直是物联网产业的倡导者和主要参与者。但在华为技术有限公司半导体业务战略与业务发展总监夏砚秋看来，过去物联网的发展实际上是不尽人意的。

“回顾历史，IoT这个概念提出近20年，商业化尝试也有10年，但现在既有的物联网连接只有10亿个，根本问题出在哪里？”夏砚秋分析认为，技术上来看，最重要的就是原有的物联网技术过于简单，无法在全球范围内实现普遍覆盖，从而导致商业化的不成功。 而物联网的新时代在于低功耗广域物联网的诞生和标准的确立，使得全球范围内的覆盖成为可能，运营商拥有大规模的服务提供能力，可以形成真正可持续的盈利模式，把垂直行业应用融合起来，把智能生活带给每个人，每个家庭。

在物联网新旧时代转换的过程中，各国政府和运营商在其中起到了主导作用，一个定标准，一个修路。可以看到，物联网的产业链条复杂多样，但芯片产业占比非常低，单独从芯片本身也看不到赚大钱的机会，全球只有少数玩家参与。但反观人工智能这一波产业浪潮中，芯片技术在其中发挥的驱动力和商业机会则大不一样。

上图是2017年Gartner技术成熟度曲线图。与2011年物联网概念第一次出现在触发期，且被认为还需要5-10年的时间才能成熟不同的是，物联网已经变成了物联网平台，成熟的时间也变成了2-5年，但仍然处于技术发展的早期。物联网芯片当然是不可或缺的，但驱动力更多的是来自于产业各方如何达成共识。但反观人工智能相关的技术却一下子多了起来，绿框中，无论是还处于早期的强化学习、神经拟态硬件，还是处于炒作巅峰的深度学习、机器学习、自动驾驶、认知计算都和AI芯片强相关，无论是在学术界和产业界，我们都可以深切地感受到芯片对于人工智能相关技术的关键推动力量。

那么人工智能芯片市场到底有多大呢？JP Morgan认为未来5年将保持60%的年化增长速度，从2017年的30亿美元到2022年的330亿美元；Nvidia更加激进，认为在2020年这个市场就会达到300亿美元，其中训练市场110亿美元，推理市场150亿美元，高性能计算市场40亿美元；Intel把数据中心的CPU、GPU、Memory、网络、光芯片全放在一起，认为2021年要到650亿美元；IDC和Gartner给出的数据是5年后大概100亿-150亿美元的新增AI芯片市场。

也就是说，无论按照谁的标准，这块市场的增长都远远超过了IC产业的平均增速，而这样一块新市场的诞生，在过去十几年半导体产业发展的过程中是非常不同寻常的，所以不仅吸引了老牌的IC厂商广泛参加，也吸引了非常多的创业公司参加，可以说对于AI芯片市场比较乐观的一个判断，几乎成了产业界的共识。

对于未来的乐观预测不是拍脑袋想出来的。根据2017年全球服务器和GPU的出货量来看，服务器出货量达1100万台，其中云计算厂商大概占到了40%，Nvidia数据中心GPU出货量32万块，按照一台服务器配4个GPU来估计，去年具备AI加速能力的服务器出货量只有7万台，和总得出货量相比，渗透率不足1%。

夏砚秋强调说，这个数字很重要。从一个角度来看，可以理解为数据中心的GPU市场仍然是一个利基市场，很多服务器并不需要AI功能。但如果换一个角度来思考，那就是数据中心的AI芯片市场还远远没有到顶，如果谁能提供价格合适、性能强大的AI芯片，客户没有理由不买。

如果从利润的角度来看，机会就更加明显了。左图曲线是Nvidia GPU的每瓦性能提升趋势曲线，斜率还是比较稳定的；右图是GPU的售价和性能的曲线，从斜率来看，这个性价比是越来越差的，但这也是Nvidia的利润源泉。

2017年，Nvidia的毛利率达到了62%，而5年前只有52%，考虑到数据中心业务在Nvidia总收入中占比只有20%，所以毛利率应该更高；而老对手AMD近5年来毛利率也就是在30%上下。因此，如果谁能够挑战Nvidia现在的霸主地位，不仅市场规模会做到很大，利润方面也将远远超越一般的半导体厂商。

AI芯片最大的挑战来自于市场定位，如何平衡性能与灵活性？是赢者通吃还是深耕长尾？这是夏砚秋在现场对行业提出的问题。这其实代表了AI芯片的两种商业选择，换句话说，由于芯片产业的归一化标准，大家实际上只有两个选择：在数据中心市场击败Nvidia，或者是构建垂直领域的端到端护城河

赢者通吃的代表是来自英国的Graphcore公司，它在2017年10月底公开宣布其IPU达到了之前的设定目标，相比于其它AI加速处理器性能提高10x-100x，在训练和推理都表现出色，最大程度地支撑开发者的创新模型和算法，实现其它硬件架构无法实现的任务。

而以下数据则告诉我们深耕长尾的价值：

• 数据中心：30亿美元
• 安防监控：1亿摄像头出货量，传统监控芯片市场规模20亿美元
• 自动驾驶：9000万汽车出货量，未来ADAS市场10亿美元，L2/L3市场20亿美元，L4/L5市场50亿美元
• 智慧家庭：智能音箱（2017年数千万出货）、智能摄像头、游戏机
• 智能手机：15亿出货量，AP市场规模400亿美元，美颜相机，AR和语音助手
• AI医疗：医学影像诊疗，高性能计算
• 机器人/无人机：数百万出货量

但夏砚秋认为，目前的AI芯片还不能解决安防领域遇到的所有问题，而在自动驾驶领域又恰恰相反，是AI芯片运算性能过剩，例如当前的GPU已经能够具备支持L5自动驾驶的性能，人们探讨更多的是如何将可靠性从99.9%提升到99.9999%，这需要从更高的系统层面进行思考。深耕长尾的价值在于垂直整合解决实际商业问题，而在这一波浪潮中，中国IC厂商将首次和国际对手处于同一起跑线。

权利的游戏

北京芯愿景有限公司总经理张军援引知名美剧《权力的游戏》的主题，从规则、攻略和装备三方面阐述了三大法律法规、如何建立有效的攻防体系以及两种时效性非常强的专利工具。

他强调称，与集成电路行业相关的包括专利权、布图设计权和商业秘密权。在布图设计权中，保护“思想的表达”而非“思想”本身，也就是说，按照《条例》第五条的规定： “布图设计的保护，不延及思想、处理方法、操作方法或者数学概念等。”；如果按照《条例》第四条：“受保护的布图设计应当具有独创性，即该布图设计是创作者自己的智力劳动成果，并且在其创作时该布图设计在布图设计创作者和集成电路制造者中不是公认的常规设计。”，那么，保护布图设计中的独创性部分，而非其它；第三点，按照《条例》第七条：该法规保护“集成电路布图设计、含有该布图设计的集成电路或者含有该集成电路的物品。” ，阐明了布图设计保护的三个层次。

而根据独立创作性要求，布图设计只要求独立完成，并不要求首创；不排斥两个独立完成的内容相近甚至相同的布图设计；布图设计侵权鉴定时，不能仅凭相似度来判定侵权，还需要确定双方是否独立完成—“接触+相似”的判定原理。而在创造性概念中，布图设计的工业产权属性，决定受保护客体需要一定的创造性；布图设计的作品属性，决定受保护客体不仅要有“个性”，还要有一定的“质量”；布图设计的创作性略高于著作权，远低于专利权。

而专利战略的目的，是为了自身的长远利益和发展，运用专利制度提供的法律保护，在技术竞争和市场竞争中谋取最大经济利益、并保持自己竞争优势的整体性战略观念与谋略战术的集成总和体。

在运用专利战略攻击时，既可以使用专利无效诉讼(即利用现有技术进行创新性否定)或 技术垄断诉讼(通过诉垄断而得到免费专利授权)，也可以使用产品侵权诉讼，包括侵权诉讼(自有专利诉竞争对手产品侵权)、专利购买(购买专利诉竞争对手产品侵权)、联合专利池(通过企业之间合作建立共同的专利池)和NPE策略(利用“非关联”企业进行诉讼)。而文献公开、宣告无效、外围专利、设计侵权规避和共享专利池则形成了专利防御体系。

而反向工程在证据链中的作用体现在使用公开：即通过反向工程查找公开销售产品中的公知技术、以及通过反向工程查找产品中的侵权证据。具体到集成电路行业，则包括系统专利侵权分析、封装专利侵权分析、制造工艺侵权分析、MEMS器件侵权分析、数字算法侵权分析、嵌入式软件侵权分析、FPGA代码侵权分析等等。

专利概要分析报告IPreportor是芯愿景公司推出的两种“游戏装备”之一，主要跟踪通信、MEMS等几大领域的芯片产品，力求芯片产品面世两周内推出概要分析报告，可以按照领域以会员制方式进行服务。

而IPsense系统则是芯愿景研发的专利查询和挖掘系统。在IPsense系统的云端包含有超过42,000个芯片的海量数据资料。在任意的客户端通过浏览器连接IPsense服务，可以快速查询芯片的各种数据信息并通过浏览器呈现给客户。通过IPsense独有的智能匹配算法，能够利用客户指定的专利内容在数据库中进行挖掘和匹配，并将和专利相关联的芯片细节信息呈现给客户。

目前，凭借高智能的自主研发的专利同电路的匹配软件系统，芯愿景已经能够实现自主分析重点领域关键芯片(主要关注国际前10大设计公司)，建立了三层次芯片电路信息库，做到同国家专利局专利信息同步更新，实时为客户提供所需的侵权证据。

人工智能和EDA的互相促进和发展

Cadence中国区总经理徐昀在演讲中表示，EDA发展的历史就是芯片设计方法学发展的历史，整体来看是自下而上，从物理层设计，到电路层设计，再到系统层设计，接下来是人工智能来怎样帮助设计的下一步发展。那么，EDA工具的下一步，该走向何方？

过去一年我们看到了人工智能的快速发展，尤其是中国已经成为了人工智能的全球第二大市场，市场的发展也驱动了人工智能专用芯片的需求。在需求上来看，最重要的两个方面，是怎样在灵活度和性能中达到最优的结果。

既然人工智能芯片的主要目的是获得更高的性能，那一个重要的课题就是，如何在设计的每一个环节不断提升性能，争取达到能实现的极限。这里所说的性能，主要包括了两个方面，也是人工智能芯片最关注的两个方面：能效比(Power Efficiency)和吞吐量(Throughput)。

与数字后端设计相关的优化有两个方面， 要同时考虑功耗和算力两个因素。而对数字后端有影响的则是以下几种重要的方法：1. 合理使用存储单元，包括片上缓存和临近存储，从而提高能效比；2. 增加吞吐量包括两点，一是算力，计算单元的绝对数量，二是数据存储和访问的效率。从这样的前提来看，我们看到了对数据流处理的需求。

针对AI芯片能效和吞吐量的巨大挑战，Cadence数字后端工具提供了大量方法帮助客户更快收敛到预期的目标。如前所述，AI芯片大致对后端工具提出了4个类型的挑战：Power、Floorplan、Capacity和Interconnect，而Cadence的应对之道：针对大规模结构化芯片有很多总线需要布线，我们的Bus routing和Buffering能够提供最佳的方案。另外SDP/Structured Data Path可以针对Data flow的设计。

另外一个方向，在大数据驱动的人工智能新型计算方式下，EDA也可以进入新的时代。新的设计方式，不仅是工具辅助，而且对以往数据的挖掘和训练，作为设计的输入，可以对快速收敛作为更好的输出。

人工智能在EDA的哪些点上可以有新的突破？徐昀给出的方向包括：在实际状况中，很多东西和参数是非线性的模型，无法进行精确建模，通过机器学习，可以帮助把非线性模型变得简单化；或者考虑对以往成功经验进行复用，从而达到实时的What-IF设计方法。

在我们提出这个概念之后，得到了很多的关注和讨论。其中最重要的就是我们怎样利用大数据。通过摸索，我们得出的方向，客户可以自己挖掘大数据，而我们提供训练模型及与EDA工具的接口。这是目前现有的状态下，EDA向人工智能发展的大前提。

以数字实现后端来看一下人工智能在EDA工具中的进展。用户面临着各种挑战，比如随着各种工艺日趋先进，新需求的产生，导致芯片设计日趋复杂，使得对CPU计算能力的要求呈现指数级增长。而在数字布线方面，设计规则越来越多，已经从40nm的20余项发展到20nm/16nm阶段的120余项，相信10nm及以下会更多。以前只有考虑两个物体之间的spacing，现在要考虑context-based multi rules，甚至negative rules；从single patterning mask到double patterning甚至更多。从电阻计算上，现在需要考虑布线长度、布局拓扑、层和VIA等许多因素，过孔也会产生非常大的影响。而在硅片差异化建模方面，基于完整统计的传统OCV建模方式已经消失，取而代之的是统计OCV建模方式；在差异化电源元件方面，动态功耗变为主导，实现过程中要考虑动态功耗优化；另外在全流程上要考虑IR压降和EM因素；此外，时钟树已经向逻辑一样复杂，带来很多不确定性和复杂性。

在过去一年中， Cadence在Innovus上开发了具有机器学习功能的智能设计，数字显示，针对一个普通的10nm设计，Cadence方案能够实现12%的性能提升，以及3-8%的面积和功耗降低。这是基于对已有数据的深度挖掘，输入到Innovus中进行训练。今年4月，Cadence将推出一个Beta Testing的版本，Cadence的顶级合作伙伴将会首先使用，基于机器学习的EDA工具将会继续加强我们的市场地位，相信明年完全成熟的商用版本预计很快推出。

在Innovus上，应用机器学习的智能设计会带来哪些机会？徐昀表示，Routing、时钟树、Placement、Floorplanning、Design Expert Flow等领域将会因此受益,达到最佳的PPA。她同时透露说，Cadence在公司内部使用机器学习版的Innovus展开了一场“人机大战”，结果，最有经验的PE得到的设计结果也会出现10%左右的性能跌幅。这也是我们以上数据优化的有效印证。

除了Innovus外，Cadence在模拟设计中也应用了机器学习，例如在实时电容参数提取方面，基于机器学习的建模方式使得提取成为可能。另外在电驱动的后端设计方面，台积电因此把设计速度提升了40MHz。除此之外，我们还在验证方面提供了很好的解决方案，在coverage和能效比上有卓越的表现。另外针对机器视觉和自然语言的两个方向，我们的Tensilica DSP为广大客户提供了视频、音频和神经网络处理上，都提供了成功的方案。

特别鸣谢

主办方特别感谢华为、Cadence，中天微，Mentor, A Siemens Business，华大九天，芯愿景软件，Imagination， 思普达SAP360八家公司对本次峰会活动的大力赞助。

更多现场图片：








本文为《电子工程专辑》原创，版权所有，转载请注明出处并附链接

关注最前沿的电子设计资讯，请关注“电子工程专辑微信公众号”。